发明名称 积体电路、积体电路布局系统以及产生积体电路布局方法
摘要
申请公布号 TWI509447 申请公布日期 2015.11.21
申请号 TW103115773 申请日期 2014.05.02
申请人 台湾积体电路制造股份有限公司 发明人 谢尚志;庄惠中;陈俊甫;江庭玮;曾祥仁
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人 洪澄文 台北市南港区三重路19之6号2楼;颜锦顺 台北市南港区三重路19之6号2楼
主权项 一种积体电路,系以具有一额定最小间距之复数金属线之一既定制造程序所制成,包括:复数金属线,沿着一第一方向延伸,上述复数金属线在一第二方向上以上述额定最小间距之整数倍数之间距配置,其中上述第二方向系与上述第一方向正交;以及复数标准单元,放置于上述复数金属线之下,上述复数标准单元包括:一第一标准单元,用以执行一既定功能且具有一第一布局;以及一第二标准单元,用以执行上述既定功能且具有一第二布局,其中上述第二布局不同于上述第一布局;其中上述第一标准单元以及上述第二标准单元具有沿着上述第二方向之一单元高度(H),且上述单元高度系为上述额定最小间距之非整数倍,其中N系为最小正整数,使得N*H为上述额定最小间距之正整数倍,以及上述复数标准单元之一组之上述标准单元,用以执行上述特定功能,具有至少(不小于之一最小整数)不同的布局。
地址 新竹市新竹科学工业园区力行六路8号