发明名称 CMOS工艺中的图案化步骤的选择性偏置补偿
摘要 一种方法包括形成光刻胶图案,以及对光刻胶图案的第一部分实施曝光,其中,光刻胶图案的第二部分未暴露于光。将光酸反应材料涂布在光刻胶图案的第一部分和第二部分上。该光酸反应材料与光刻胶图案反应形成膜。然后,去除光酸反应材料的未与光刻胶图案反应的部分,并且使膜留在光刻胶图案上。本发明提供了CMOS工艺中的图案化步骤的选择性偏置补偿。
申请公布号 CN103177937B 申请公布日期 2015.11.18
申请号 CN201210058766.6 申请日期 2012.03.07
申请人 台湾积体电路制造股份有限公司 发明人 谢铭峰;张庆裕
分类号 H01L21/027(2006.01)I 主分类号 H01L21/027(2006.01)I
代理机构 北京德恒律师事务所 11306 代理人 陆鑫;房岭梅
主权项 一种图案化的偏置补偿方法,包括:形成光刻胶图案,其中,所述光刻胶图案中具有条形沟槽,所述光刻胶图案包围所述条形沟槽,并且所述条形沟槽包括中部以及位于所述中部相对两侧的端部;对所述光刻胶图案的第一部分实施曝光,其中,所述光刻胶图案的第二部分未暴露于光,所述光刻胶图案的第一部分包括位于所述中部两侧处的所述光刻胶图案,并且其中,所述第二部分包括包围所述条形沟槽的所述端部的部分所述光刻胶图案;将光酸反应材料涂布在所述光刻胶图案的所述第一部分和所述第二部分上;所述光酸反应材料与所述光刻胶图案反应形成膜;以及去除所述光酸反应材料的未与所述光刻胶图案反应的部分,其中,使所述膜留在所述光刻胶图案上。
地址 中国台湾新竹