发明名称 |
SRAM存储单元、SRAM电路及其读写方法 |
摘要 |
本发明提供了一种SRAM存储单元、SRAM电路及其读写方法,所述SRAM存储单元由参与写操作的第一、第二、第三、第四、第五、第六、第七MOS晶体管以及参与读操作第八、第九、第十MOS晶体管组成,第三MOS晶体管的栅极连接第一控制信号,第四MOS晶体管的栅极连接第二控制信号,第九MOS晶体管的栅极连接列选择信号,第十MOS晶体管的栅极连接字线,本发明可避免现有的数据感知型SRAM结构在半选状态中的功耗损失,并减少寄生电容对SRAM存储单元稳定性的影响,同时提高读写性能。 |
申请公布号 |
CN105070315A |
申请公布日期 |
2015.11.18 |
申请号 |
CN201510458420.9 |
申请日期 |
2015.07.30 |
申请人 |
孤山电子科技(上海)有限公司 |
发明人 |
王旭;梁馨文;张译文 |
分类号 |
G11C11/413(2006.01)I |
主分类号 |
G11C11/413(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
屈蘅 |
主权项 |
一种SRAM存储单元,其特征在于,包括:参与写操作的第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管以及参与读操作第八MOS晶体管、第九MOS晶体管、第十MOS晶体管;所述第一MOS晶体管的栅极连接第二节点,源极和漏极分别接地和连接第一节点;所述第二MOS晶体管的栅极连接第一节点,源极和漏极分别接地和连接第二节点;所述第三MOS晶体管的栅极连接第一控制信号,源极和漏极分别连接第三节点和第一节点;所述第四MOS晶体管的栅极连接第二控制信号,源极和漏极分别连接第三节点和第二节点;所述第五MOS晶体管的栅极连接第二节点,源极和漏极分别连接电源电压和第一节点;所述第六MOS晶体管的栅极连接第一节点,源极和漏极分别连接电源电压和第二节点;所述第七MOS晶体管的栅极连接字线,源极和漏极分别接地和连接第三节点;所述第八MOS晶体管的栅极连接第二节点,源极和漏极分别接地和连接第四节点;所述第九MOS晶体管的栅极连接列选择信号,源极和漏极分别连接第四节点和第五节点;所述第十MOS晶体管的栅极连接字线,源极和漏极分别连接第五节点和子位线。 |
地址 |
201108 上海市闵行区金都路4299号6幢1楼C67室 |