发明名称 一种DRAM双芯片堆叠封装结构和封装工艺
摘要 本发明公开了一种DRAM双芯片堆叠封装结构和封装工艺,依据本发明采用中介基板转接第一芯片和第二芯片于基板,中介基板对传输线路的约束减少,改善了数据长距离传输带来的问题,提高了封装的电气性能。区别于传统DRAM封装中第二芯片上方存在的金线弧高的特点,本方案中仅存在中介基板与基板之间的键合线,第二芯片在基板法向对冲了键合线弧高,减少了封装体的整体高度。另一方面,由于封装体只进行一次打线,减少了金线用量,由此节约了封装成本。
申请公布号 CN103236425B 申请公布日期 2015.11.18
申请号 CN201310142301.3 申请日期 2013.04.23
申请人 山东华芯半导体有限公司 发明人 户俊华;刘昭麟;栗振超;孟新玲
分类号 H01L25/065(2006.01)I;H01L23/492(2006.01)I;H01L21/60(2006.01)I 主分类号 H01L25/065(2006.01)I
代理机构 济南泉城专利商标事务所 37218 代理人 丁修亭
主权项 一种DRAM双芯片堆叠封装方法,其特征在于,包括以下步骤:(1)刷胶,匹配第一芯片(12a)在基板(16a)上的贴装位置进行刷胶,位置精度应控制在15μm内;(2)贴第一芯片(12a),将第一芯片(12a)有源面的相对面贴装于所述贴装位置,上片精度控制在3μm内;(3)涂敷填充剂,涂敷预定厚度的填充剂于第一芯片(12a)的有源面,并裸露电气用于电气连接的部分;(4)贴中介基板(13a),将中介基板(13a)贴装在形成填充基层的第一芯片(12a)的有源面上,匹配电气连接,上片精度控制在3μm内;(5)涂敷填充剂,涂敷预定厚度的填充剂于中介基板(13a)贴装第一芯片的(12a)的相对面上,并裸露用于电气连接的部分;(6)贴装第二芯片,将第二芯片(11a)贴装在中介基板(13a)上,形成电气连接,上片精度控制在3μm内;(7)回流焊,完成步骤(6)后的结构体送入回流焊炉进行回流焊,回流焊温度控制在245℃±2℃,使第一芯片与中介基板以及第二芯片与中介基板间的电气连接焊接并使填充剂固化;(8)打线,将中介基板(13a)与基板(16a)用键合线匹配连接起来;(9)塑封;(10)植球,将锡球焊接在塑封后的封装体外接点上。
地址 250101 山东省济南市高新区新泺大街1768号齐鲁软件园大厦B座二层