一种支持多工作模式的可配置3DES加解密算法电路

摘要

本发明属于密码学集成电路设计技术领域，具体为一种支持多工作模式的可配置3DES加解密算法电路。本发明3DES加解密算法电路由AHB总线接口、数据传输模块、执行模块以及核心加密模块等组成。本发明采用乒乓缓存的结构，使得整个电路在加解密过程中避免相邻加解密操作之间等待输入数据的时钟消耗，提高加解密效率。本发明提供总线接口，便于集成到以AMBA总线为互联机制的片上系统中。本发明实现可选的单重DES加解密或者3DES加解密，并且实现四种不同模式的DES或者3DES的加解密，这四种模式为电码本、密码分组链接、密码反馈、输出反馈。本发明整体运算效率高，面积小，能够较好地应用于高安全性能要求的系统中。

主权项

一种支持多种工作模式的可配置3DES加解密算法电路，其特征在于包括如下模块：（1） AHB总线接口DES_ahb模块，用于集成到以AMBA总线为互联机制的片上系统中；（2）顶层模块DES_mode模块，用于实现数据传输接口DES_io 模块、DES_3DES执行模块以及核心加密DES模块的信号连接；整个DES_mode用于实现选择单重DES加解密或者3DES加解密；并且实现四种不同模式的DES或者3DES的加解密，四种模式为：电码本、密码分组链接、密码反馈、输出反馈；（3）数据传输接口DES_io 模块，其主要实现的功能是，与外部模块以32比特为单位进行数据传输，将数据存放在寄存器内，再根据需要的模式进行不同的调度，以64比特为单位将需要加解密的数据传入DES_3DES模块；（4）DES_3DES执行模块，其根据控制寄存器实现DES和3DES两种加解密方式；（5）核心加密DES模块，此模块的基本迭代算法过程如下：设Li‑1、Ri‑1分别指代一轮迭代的加密数据变换模块输入的高32位和低32位；Li、Ri分别指代一轮迭代的加密数据变换模块输出的高32位和低32位，并作为下一轮迭代的数据输入；Ki是每轮迭代加密数据变换的所需的轮密钥；Ci‑1、Di‑1分别指一轮迭代中相应的轮密钥产生模块输入的高28位和低28位；Ci、Di分别指一轮迭代中相应的轮密钥产生模块输出的高28位和低28位，并作为下一轮迭代的输入；把64位的中间数据分为独立的左右32位数据Li‑1和Ri‑1，每轮迭代变换的过程归为如下公式：其中，到第二个异或运算输入之间的运算，即Ri‑1首先经过扩展置换扩展为48位数据，然后与48位的轮密钥Ki进行异或运算，结果送入S盒中，S盒的输出再进行一次置换操作并和Li‑1进行第二次的异或操作；轮密钥Ki生成：把Ci、Di首先左移1位或者2位，然后进行置换压缩操作，结果即为每轮迭代的轮密钥Ki。