发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明涉及半导体器件及其制造方法,半导体器件具备:将多个半导体芯片层叠而构成的层叠芯片;和在上述多个半导体芯片上分别设置并且使不良的半导体芯片不激活的多个不激活电路,上述多个半导体芯片分别具有多个半导体基板和在上述多个半导体基板内形成的多个贯通电极,上述多个贯通电极被电连接。 |
申请公布号 |
CN102412239B |
申请公布日期 |
2015.11.11 |
申请号 |
CN201110254740.4 |
申请日期 |
2011.08.31 |
申请人 |
株式会社东芝 |
发明人 |
井上谕;神田和重;清水有威 |
分类号 |
H01L25/00(2006.01)I;H01L25/065(2006.01)I;H01L23/525(2006.01)I;H01L21/98(2006.01)I |
主分类号 |
H01L25/00(2006.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
万利军;陈海红 |
主权项 |
一种半导体器件,其特征在于,具备:将多个半导体芯片层叠而构成的层叠芯片;和在上述多个半导体芯片上分别设置并且使不良的半导体芯片不激活的多个不激活电路,上述多个半导体芯片分别具有多个半导体基板和在上述多个半导体基板内形成的多个贯通电极,上述多个贯通电极被电连接,上述多个半导体芯片的各个包括:被施加外部电源的第一电源线;被施加在上述半导体芯片内生成的内部电源的第二电源线;和被施加接地电压的接地线,上述多个半导体芯片所包括的多个第一电源线由贯通电极电连接,上述多个半导体芯片所包括的多个第二电源线由贯通电极电连接,上述多个半导体芯片所包括的多个接地线由贯通电极电连接,上述多个不激活电路的各个在发生上述第二电源线及上述接地线之间的短路时或发生上述第一电源线及上述第二电源线之间的短路时,使芯片使能信号总是不激活。 |
地址 |
日本东京都 |