| 发明名称 | 一种高速接口 | ||
| 摘要 | 本发明公开了一种高速接口，连接于一微处理器与一网络控制芯片之间，包括：一发射接口、一接收接口和一调试端口，调试端口分别连接发射接口和接收接口，用以配置发射接口和/或接收接口的传输信号延时时间；发射接口包括复数条第一通道，每个第一通道设置一独立的第一延时电路；接收接口包括复数条第二通道，每个第二通道设置一独立的第二延时电路；第一延时电路及第二延时电路，用以补偿微处理器与网络控制芯片的时序差异将传输信号延时时间T1；和/或补偿时序畸变将传输信号延时时间T2。采用高速接口可满足微处理器和网络控制芯片的时序要求，补偿微处理器与网络控制芯片的时序差异，以及补偿因走线长度引起的时序畸变。 | ||
| 申请公布号 | CN105045744A | 申请公布日期 | 2015.11.11 |
| 申请号 | CN201510493896.6 | 申请日期 | 2015.08.12 |
| 申请人 | 上海斐讯数据通信技术有限公司 | 发明人 | 文君 |
| 分类号 | G06F13/38(2006.01)I;G06F13/40(2006.01)I | 主分类号 | G06F13/38(2006.01)I |
| 代理机构 | 上海申新律师事务所 31272 | 代理人 | 俞涤炯 |
| 主权项 | 一种高速接口，连接于一微处理器与一网络控制芯片之间，其特征在于，包括：一发射接口、一接收接口和一调试端口，所述调试端口分别连接所述发射接口和所述接收接口，用以配置所述发射接口和/或所述接收接口的传输信号延时时间；所述发射接口包括复数条第一通道，每个所述第一通道设置一独立的第一延时电路；所述接收接口包括复数条第二通道，每个所述第二通道设置一独立的第二延时电路；所述第一延时电路及所述第二延时电路，用以补偿所述微处理器与所述网络控制芯片的时序差异将传输信号延时时间T1；和/或补偿时序畸变将传输信号延时时间T2。 | ||
| 地址 | 201616 上海市松江区思贤路3666号 | ||