发明名称 一种低杂散锁相环频率综合器电路
摘要 本发明公开了一种低杂散锁相环频率综合器电路,其特征在于,包括:参考时钟输出端子、鉴频鉴相器,电荷泵,新型采样复位环路滤波器,压控振荡器和分频器;在锁相环锁定状态下,新型采样复位型环路滤波器可将电压控制信号边缘脉冲能量分散到半个参考时钟周期中。本发明提供的低杂散锁相环频率综合器电路在经典锁相环的基础上使用新型采样复位型环路滤波器,在锁相环PLL锁定的情况下,使电压控制信号边缘脉冲能量分散到半个参考时钟周期中,使电压控制信号更加的平缓,从而降低电压控制信号上的周期性纹波,使PLL输出低抖动的时钟信号。
申请公布号 CN105024693A 申请公布日期 2015.11.04
申请号 CN201510415662.X 申请日期 2015.07.14
申请人 中国科学技术大学先进技术研究院 发明人 刘伟豪;黄鲁
分类号 H03L7/099(2006.01)I 主分类号 H03L7/099(2006.01)I
代理机构 合肥市长远专利代理事务所(普通合伙) 34119 代理人 程笃庆;黄乐瑜
主权项 一种低杂散锁相环频率综合器电路,其特征在于,包括:参考时钟输出端子、鉴频鉴相器(PFD),电荷泵(CP),新型采样复位环路滤波器(LPF),压控振荡器(VCO)和分频器(1/N);参考时钟输出端子用于输出参考时钟(CKref),压控振荡器(VCO)的输出信号作为锁相环(PLL)输出的时钟信号,压控振荡器(VCO)的输出端连接分频器(1/N),时钟信号经分频器(1/N)产生反馈时钟(CKfb),鉴频鉴相器(PFD)接入参考时钟(CKref)和反馈时钟(CKfb),新型采样复位环路滤波器(LPF)接入参考时钟(CKref)和反馈时钟(CKfb);鉴频鉴相器(PFD)的输出端连接至电荷泵(CP),电荷泵(CP)的输出端分别连接新型采样复位环路滤波器(LPF)和压控振荡器(VCO);参考时钟(CKref)和反馈时钟(CKfb)经过鉴频鉴相器(PFD)得出相位差信号,相位差信号经过电荷泵(CP)转换成电流信号,电流信号经过新型采样复位环路滤波器(LPF)转换成电压控制信号(Vcontrol);在锁相环锁定状态下,新型采样复位环路滤波器(LPF)可将电压控制信号(Vcontrol)边缘脉冲能量分散到半个参考时钟(CKref)周期中。
地址 230088 安徽省合肥市高新区望江西路5089号