发明名称 半导体器件及其制造方法
摘要 本发明涉及半导体器件及其制造方法。本发明的半导体器件具备第1半导体层、多个基区、源区、在沟槽内隔着栅绝缘膜设置的栅电极、在沟槽内于栅电极之下隔着场板绝缘膜设置的场板电极、第1主电极、及第2主电极。场板绝缘膜的一部分的厚度比栅绝缘膜的厚度厚,设置于一对沟槽内的场板绝缘膜的一部分彼此之间的第1半导体层的宽度比设置于一对沟槽内的栅绝缘膜彼此之间的基区的宽度窄,在第1半导体层和场板绝缘膜的一部分之间的界面的正上方未形成源区。
申请公布号 CN102694009B 申请公布日期 2015.11.04
申请号 CN201110255941.6 申请日期 2011.08.31
申请人 株式会社东芝 发明人 大田刚志;新井雅俊;铃木诚和子
分类号 H01L29/06(2006.01)I;H01L29/40(2006.01)I;H01L29/423(2006.01)I;H01L29/78(2006.01)I;H01L29/739(2006.01)I;H01L29/861(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 陈萍
主权项 一种半导体器件,其特征在于,具备:第1导电型的第1半导体层;多个第2导电型的基区,设置在上述第1半导体层的表面;第1导电型的源区,选择性地设置在上述基区的各自的表面;第1主电极,电连接于上述第1半导体层;第2主电极,电连接于上述源区;栅电极,在从上述源区的表面开始直到到达上述第1半导体层为止的一对沟槽内的上述第2主电极侧,隔着栅绝缘膜而分别设置;以及场板电极,在上述一对沟槽内的上述第1主电极侧,隔着场板绝缘膜而分别设置,上述场板绝缘膜的一部分的厚度比上述栅绝缘膜的厚度厚;上述第1半导体层与上述场板绝缘膜的上述一部分之间的界面,在上述一对沟槽排列的方向上,不位于上述源区与上述第1主电极之间而位于上述基区与上述第1主电极之间,在上述一对沟槽内分别设置的上述场板绝缘膜的上述一部分彼此之间的上述第1半导体层的宽度,比在上述一对沟槽内分别设置的上述栅绝缘膜彼此之间的上述基区的宽度窄;在上述第1半导体层和上述场板绝缘膜的上述一部分之间的上述界面的正上方未形成上述源区。
地址 日本东京都