发明名称 半导体装置以及半导体装置的制造方法
摘要 设置于n<sup>-</sup>漂移层的一侧的表面层的p层通过多个沟槽(4)而被分割为p基区(5)以及浮置p区(6)。在沟槽(4)的p基区(5)侧的侧壁上隔着第一绝缘膜(8a)设置有第一栅电极(9a),在浮置p区(6)侧的侧壁上隔着第二绝缘膜(8b)设置有屏蔽电极(9b)。在借由填入到第一接触孔(10a)的接触插塞而与栅极通路(13)导通连接的第一栅电极(9a)、和借由填入到第二接触孔(10b)的接触插塞而与发射电极(11)导通连接的屏蔽电极(9b)之间,设置有从基板正面到达沟槽(4)的底面的绝缘膜(20)。通过这样设置,能够缩减制造工序,并能够提供损耗低且可靠性高的半导体装置。
申请公布号 CN105027292A 申请公布日期 2015.11.04
申请号 CN201480010596.1 申请日期 2014.04.09
申请人 富士电机株式会社 发明人 小野泽勇一
分类号 H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L29/739(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 北京铭硕知识产权代理有限公司 11286 代理人 金玉兰;王颖
主权项 一种半导体装置,为具有沟槽结构的半导体装置,其特征在于,具备:第一沟槽,形成于第一导电型的半导体层的表面层;第二导电型的基区,沿所述第一沟槽的一侧的侧壁以比所述第一沟槽浅的深度在所述半导体层的表面层选择性地形成;发射区,在所述基区的表面层与所述第一沟槽的侧壁接触而形成;第二导电型的浮置电位区,沿所述第一沟槽的另一侧的侧壁在所述半导体层的表面层选择性地形成;第一绝缘膜,沿所述第一沟槽的一侧的侧壁而设置;第二绝缘膜,沿所述第一沟槽的另一侧的侧壁而设置;第一栅电极,在所述第一绝缘膜的内侧,沿所述第一沟槽的一侧的侧壁而设置;屏蔽电极,在所述第二绝缘膜的内侧,沿所述第一沟槽的另一侧的侧壁而设置;第三绝缘膜,在所述第一沟槽的内部,填入到所述第一栅电极和所述屏蔽电极之间;层间绝缘膜,覆盖所述第一栅电极、所述屏蔽电极以及所述发射区;第二栅电极,设置在所述层间绝缘膜上;发射电极,在所述层间绝缘膜上与所述第二栅电极分离而设置;电位固定电极,在所述层间绝缘膜上与所述第二栅电极分离而设置;第一接触孔,选择性地设置于被所述第二栅电极和所述第一栅电极夹住的部分的所述层间绝缘膜,并填入有用于导通连接所述第二栅电极和所述第一栅电极的第一接触插塞;第二接触孔,选择性地设置于被所述电位固定电极和所述屏蔽电极夹住的部分的所述层间绝缘膜,并填入有用于导通连接所述电位固定电极和所述屏蔽电极的第二接触插塞;和第三接触孔,选择性地设置于被所述发射电极和所述发射区夹住的部分的所述层间绝缘膜,并填入有用于导通连接所述发射电极和所述发射区的第三接触插塞。
地址 日本神奈川县川崎市