发明名称 |
带后台校准的12位高速流水线模数转换器 |
摘要 |
本发明公开了一种带后台校准的12位高速流水线模数转换器,采用无前端采样保持电路结构,整个流水线共五级,其中,第一流水线级3.5位、第二流水线级到第四流水线级2.5位、第五流水线级为3位flash ADC,其特征在于,在前述流水线中,第一流水线级采用带溢出位的3.5位MDAC结构并集成有采样时刻偏差校准模块,所述采样时刻偏差校准模块用于实现对MDAC和子ADC两个采样网络采样时刻偏差的校正;此外,模数转换器还包括:给每一流水线级提供稳定的参考电压的参考电压产生电路、给每一流水线级提供精确的时钟的时钟产生电路、以及对输出编码错位相加的冗余校正电路。本发明的有益之处在于:不仅具有较低的功耗,而且可以在更小的工艺尺寸下实现高速应用。 |
申请公布号 |
CN105024697A |
申请公布日期 |
2015.11.04 |
申请号 |
CN201510542164.1 |
申请日期 |
2015.08.28 |
申请人 |
西安电子科技大学 |
发明人 |
田征;朱樟明;谢梦琳;杨银堂;刘敏杰 |
分类号 |
H03M1/10(2006.01)I |
主分类号 |
H03M1/10(2006.01)I |
代理机构 |
北京世誉鑫诚专利代理事务所(普通合伙) 11368 |
代理人 |
郭官厚 |
主权项 |
带后台校准的12位高速流水线模数转换器,采用无前端采样保持电路结构,整个流水线共五级,其中,第一流水线级3.5位、第二流水线级到第四流水线级2.5位、第五流水线级为3位flash ADC,其特征在于,在所述流水线中,第一流水线级采用带溢出位的3.5位MDAC结构,所述MDAC结构由子ADC和MDAC电路组成,其中,子ADC由比较器阵列组成,MDAC电路由采样保持电路、加法器、子DAC、余差放大器共同构成,MDAC电路和子ADC分别对动态的输入信号Vin进行采样,所述MDAC结构中还集成有采样时刻偏差校准模块,所述采样时刻偏差校准模块用于实现对MDAC和子ADC两个采样网络采样时刻偏差的校正;所述第一流水线级输出5位二进制码,最高位为溢出判断位,同时采用摆幅缩减技术,输出摆幅减小一半;所述模数转换器还包括:参考电压产生电路:给每一流水线级提供稳定的参考电压;时钟产生电路:给每一流水线级提供精确的时钟;冗余校正电路:对输出编码错位相加。 |
地址 |
710071 陕西省西安市太白南路二号 |