| 发明名称 | CMOS半导体器件及其制造方法 | ||
| 摘要 | 本发明涉及一种CMOS半导体器件，包括：NMOS晶体管，其衬底具有(100)/<110>织构；PMOS晶体管，其衬底外延生长在该NMOS晶体管衬底上，具有(110)/<111>织构；反应离子刻蚀工艺形成的沟槽，形成于该PMOS晶体管衬底上，其深度与该PMOS衬底厚度相等；GeSi外延层，生长在该沟槽中，其厚度至少可填满该沟槽深度。这种CMOS半导体器件在保证良好空穴迁移率的同时避免了eGeSi技术在(110)晶面上成核速度过快而导致应力损失的情况，并简化了eGeSi技术的难度。 | ||
| 申请公布号 | CN102437158B | 申请公布日期 | 2015.10.28 |
| 申请号 | CN201110389208.3 | 申请日期 | 2011.11.30 |
| 申请人 | 上海华力微电子有限公司 | 发明人 | 曹永峰 |
| 分类号 | H01L27/092(2006.01)I;H01L21/8238(2006.01)I | 主分类号 | H01L27/092(2006.01)I |
| 代理机构 | 隆天知识产权代理有限公司 72003 | 代理人 | 吴世华;张龙哺 |
| 主权项 | 一种CMOS半导体器件，包括：NMOS晶体管，其衬底具有(100)/<110>织构；PMOS晶体管，其衬底外延生长在该NMOS晶体管衬底上，具有(110)/<111>织构；所述PMOS晶体管和所述NMOS晶体管在同一平面上；反应离子刻蚀工艺形成的沟槽，形成于该PMOS晶体管衬底上，所述沟槽截面形状为矩形；所述沟槽深度与该PMOS衬底厚度相等，所述沟槽底部落在所述NMOS晶体管的衬底与PMOS晶体管的衬底的接触面上，形成所述沟槽底面的晶面为(100)晶面；GeSi外延层，以选择性外延工艺生长在该沟槽中，其厚度至少可填满该沟槽深度以避免在该沟槽中出现(110)晶面，所述GeSi外延层的生长厚度为400‑700埃；所述GeSi外延层厚度超出所述沟槽深度100埃以上。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区高斯路497号 | ||