一种D类音频功率放大器的功率管栅极的驱动器

摘要

本发明公开了一种D类音频功率放大器的功率管栅极的驱动器。通过采用互补电流源对功率管栅极进行驱动，本发明可以保证对功率管的栅极的驱动能力恒定，从而保证无论输出电流或大、或小、或正、或负，输出脉冲信号的变化速率不变。这样本发明在保证了电磁干扰较小的同时，又能减小输出信号较大变化速率引起的误差，达到减小在减小电磁干扰的同时尽可能减小总谐波失真。

主权项

一种D类音频功率放大器的功率管栅极的驱动器，包括逻辑控制单元、偏置单元、至少一对并联的pmos管与至少一对并联的nmos管，其特征在于：所述并联的pmos管和并联的nmos管的数量都为两对，所述并联的pmos管与所述并联的nmos管串联，以形成第一串联组和第二串联组；所述第一串联组连接在第一电压vcc1和第一地gnd1之间，在所述第一串联组中，所述并联的pmos管包括两个pmos管，分别为第一pmos管mp4、第二pmos管mp3；所述并联的nmos管包括两个nmos管，分别为第一nmos管mn4、第二nmos管mn3；所述并联的pmos管构成第一互补电流源，所述并联的nmos管构成第二互补电流源；所述第二串联组连接在第二电压vcc0和第二地gnd0之间，在所述第二串联组中，所述并联的pmos管包括两个pmos管，分别为第三pmos管mp2、第四pmos管mp1；所述并联的nmos管包括两个nmos管，分别为第三nmos管mn2、第四nmos管mn1；所述并联的pmos管构成第三互补电流源，所述并联的nmos管构成第四互补电流源；所述第一串联组与所述逻辑控制单元相连以接收来自所述逻辑控制单元的第一输入脉冲信号enp，所述第一输入脉冲信号enp输入所述第一pmos管mp4和所述第一nmos管mn4的栅极，所述第一串联组中并联的pmos管和并联的nmos管之间输出第一栅极驱动信号vp；所述第二串联组与所述逻辑控制单元相连以接收来自所述逻辑控制单元的第二输入脉冲信号enn，所述第二输入脉冲信号enn输入所述第三pmos管mp2和所述第三nmos管mn2的栅极，所述第二串联组中并联的pmos管和并联的nmos管之间输出第二栅极驱动信号vn；所述偏置单元由四组电路构成，其中，第一组电路为：第五pmos管、第六pmos管和第五nmos管顺序地串联在第一电压vcc1和第一地gnd1之间，所述第五pmos管的栅极接受所述第一栅极驱动信号vp，所述第六pmos管的栅极接受所述第一输入脉冲信号enp，所述第五nmos管的栅极与其漏极相连，第七pmos管连接在第一电压vcc1和所述第五nmos管的栅极之间，所述第七pmos管通过第一反相器接受所述第一输入脉冲信号enp，所述第七pmos管的漏极输出第一偏置电压vb4；第二组电路为：第八pmos管、第六nmos管和第七nmos管顺序地串联在第一电压vcc1和第一地gnd1之间，所述第七nmos管的栅极接受所述第一栅极驱动信号vp，所述第六nmos管的栅极接受所述第一输入脉冲信号enp，所述第八pmos管的栅极与其漏极相连，第八nmos管连接在所述第八pmos管的栅极和第一地gnd1之间，所述第八nmos管通过第二反相器接受所述第一输入脉冲信号enp，所述第八nmos管的漏极输出第二偏置电压vb3；第三组电路为：第九pmos管、第十pmos管和第九nmos管顺序地串联在第二电压vcc0和第二地gnd0之间，所述第九pmos管的栅极接受所述第二栅极驱动信号vn，所述第十pmos管的栅极接受所述第二输入脉冲信号enn，所述第九nmos管的栅极与其漏极相连，第十一pmos管连接在第二电压vcc0和所述第九nmos管的栅极之间，所述第十一pmos管通过第三反相器接受所述第二输入脉冲信号enn，所述第十一pmos管的漏极输出第三偏置电压vb2；第四组电路为：第十二pmos管、第十nmos管和第十一nmos管顺序地串联在第二电压vcc0和第二地gnd0之间，所述第十一nmos管的栅极接受所述第二栅极驱动信号vn，所述第十nmos管的栅极接受所述第二输入脉冲信号enn，所述第十二pmos管的栅极与其漏极相连，第十二nmos管连接在所述第十二pmos管的栅极和第二地gnd0之间，所述第十二nmos管通过第四反相器接受所述第二输入脉冲信号enn，所述第十二nmos管的漏极输出第四偏置电压vb1；所述第一串联组和所述第二串联组皆与所述偏置单元相连，以使所述第一偏置电压vb4输入所述第二pmos管mp3的栅极，所述第二偏置电压vb3输入所述第二nmos管mn3的栅极，所述第三偏置电压vb2输入所述第四pmos管mp1的栅极，所述第四偏置电压vb1输入所述第四nmos管mn1的栅极。