| 摘要 |
<p>一実施形態では、基板の２つ以上の連続層間または基板の単一層上の２つ以上の別々に生成されたパターン間の、オーバーレイ誤差を検出するための半導体ターゲットが開示される。当該ターゲットは、少なくとも、検査ツールによって分解可能なコースピッチを有する複数の複数の第１の格子構造および第１の格子構造に対して位置する複数の第２の格子構造を含む。第２の格子構造は、コースピッチより小さい微細ピッチを有し、第１および第２の格子構造は、両方とも基板の２つ以上の連続層内または基板の単一層上の２つ以上の別々に生成されたパターンの間に形成される。第１および第２の格子は全てが所定の設計規則仕様に適合する特徴寸法を有する。</p> |
