积体电路及于积体电路中建立扫描测试架构之方法;INTEGRATED CIRCUIT AND METHOD FOR ESTABLISHING SCAN TEST ARCHITECTURE IN INTEGRATED CIRCUIT

摘要

一种积体电路及于其中建立扫描测试架构之方法。积体电路包括复数电路模组。每一电路模组包括一时脉控制单元、一第一管线单元、一串列式压缩扫描电路与一第二管线单元。时脉控制单元根据一测试时脉产生一第一扫描时脉。第一管线单元根据第一扫描时脉将一测试输入信号转换成一第一资料。串列式压缩扫描电路根据第一资料和测试时脉而产生一第二资料。第二管线单元根据扫描时脉将第二资料转换成一测试输出信号。上述电路模组之每一者之第一扫描时脉系独立于其他电路模组之第一扫描时脉，从而可降低时序分析与调整的困难度和成本。