半导体集成电路

摘要

本发明的目的是消除由半导体集成电路的动作引起的时钟信号的混乱。时钟信号CLK在输入缓冲器10中被倒相，和屏蔽信号S70同时被给予NAND20。一旦NAND20的信号S20上升，则在积分部30、40的积分电路的延迟时间之后，该积分部40的信号S40下降。信号S20和信号S40同时被给予NAND50，因此该NAND50的信号S50从时钟信号CLK上升时刻开始在积分电路的延迟时间期间被固定在“L”。信号S50在积分部60被延迟，在AND70中被追加积分部60的延迟时间而生成屏蔽信号S70。另一方面，信号S50在倒相器80中被倒相，作为内部时钟CKI被供给数据输入部1、数据处理部2以及数据输出部3。

主权项

1.一种半导体集成电路，其特征在于，包含：输入缓冲器，读入并倒相由外部给予的时钟信号；第1门，倒相屏蔽信号和上述输入缓冲器的输出信号的逻辑积；积分部，在上述第1门的输出信号上升了时，以预定的时间常数积分该输出信号，在达到了预定电平时下降延迟时钟，在该第1门的输出信号下降了时，立即上升该延迟时钟；第2门，把上述第1门的输出信号和上述延迟时钟的逻辑积倒相而作为上述屏蔽信号输出；以及输出缓冲器，把上述第2门的输出信号倒相，作为内部时钟输出。