发明名称 MEMORY BASED LINE-DELAY ARCHITECTURE
摘要 Une architecture numérique de temporisation de lignes occupe un espace minimum sur une puce, consomme peu d'énergie, a une longueur variable ou programmable et est assez souple pour permettre des modifications du format d'image. L'architecture numérique de temporisation de lignes est capable de s'auto-multiplexer et ne requiert par conséquent pas d'adressage extérieur de la fonction de multiplexage, étant particulièrement utile comme temporisation de lignes vidéo dans un dispositif numérique de traitement d'images à une seule puce. On utilise notamment une unité de curseur (10) pour adresser en séquence une pluralité d'adresses de mémorisation de mots dans une unité de mémorisation (12). L'unité de curseur (10) comprend une pluralité de registres de décalage (18) qui décalent successivement une logique "1" dans le sens de la longueur de l'unité de pointeur afin d'assurer l'adressage.
申请公布号 WO9113396(A1) 申请公布日期 1991.09.05
申请号 WO1991US01231 申请日期 1991.02.25
申请人 EASTMAN KODAK COMPANY 发明人 D'LUNA, LIONEL, J.
分类号 G06F5/06;G06F5/10;G11C7/12;G11C11/401 主分类号 G06F5/06
代理机构 代理人
主权项
地址
您可能感兴趣的专利