发明名称 | 一种半并行滤波器及其实现方法 | ||
摘要 | 本发明提供了一种半并行滤波器及其实现方法。所述半并行滤波器由控制器模块,滤波模块,累加器模块三部分组成。所述滤波模块由m个滤波器单元级联而成,即将抽头个数分成m个部分,每个部分有l个抽头,l个抽头共用一个乘累加器,从而减少了资源的使用。滤波器单元的数据移位采用片上存储器循环移位实现,不仅减低了成本,而且本发明提供的控制方式也解决了片上存储控制难的问题。 | ||
申请公布号 | CN100536331C | 申请公布日期 | 2009.09.02 |
申请号 | CN200710045822.1 | 申请日期 | 2007.09.11 |
申请人 | 上海广电(集团)有限公司中央研究院 | 发明人 | 刘才勇 |
分类号 | H03H17/02(2006.01)I | 主分类号 | H03H17/02(2006.01)I |
代理机构 | 上海思微知识产权代理事务所 | 代理人 | 屈 蘅;李时云 |
主权项 | 1、一种半并行滤波器,用以对级联数据输入信号进行数字滤波以产生输出信号,其特征在于:所述的滤波器包括控制器模块(100),滤波模块(200)和累加器模块(300);其中所述的滤波模块(200)由m个滤波器单元相互级联而成;数据输入信号经由控制器模块(100)输出的级联数据、级联存储器地址、级联存储器使能、级联累加器赋值以及级联累加数据信号输入到滤波模块(200)的第一级滤波器单元;每个滤波器单元的级联数据输入、级联存储器使能输入、级联累加器赋值输入以及级联累加数据输入分别接上一级滤波器单元的级联数据输出、级联存储器使能输出、级联累加器赋值输出以及级联累加数据输出;滤波模块(200)输出的级联存储器使能、级联累加器赋值和级联累加数据信号通过累加器模块(300)进行累加操作后输出。 | ||
地址 | 200233上海市宜山路757号2楼 |