发明名称 减少组件的数模解码器和方法
摘要 使用P-型和N-型晶体管开关而不是传统的CMOS开关形成n位D/A解码器。每个P-型和N-型开关由比用来形成CMOS开关更少的晶体管形成,由此降低总的晶体管数量。该解码器可用来将数字值解码为非线性伽马修正模拟输出电压。
申请公布号 CN101523730A 申请公布日期 2009.09.02
申请号 CN200780036625.1 申请日期 2007.08.31
申请人 ATI科技无限责任公司 发明人 李孔宁;查尔斯·梁;格里戈里·唐金;米利沃耶·阿列克西克;史蒂文·特纳;格瑞格·樊西克尔;凯文·奥尼尔
分类号 H03M1/76(2006.01)I 主分类号 H03M1/76(2006.01)I
代理机构 北京康信知识产权代理有限责任公司 代理人 余 刚;吴孟秋
主权项 1. 一种将n位数字输入信号转换为模拟输出信号的方法,包括:根据所述n位数字输入信号,使用多个p-型晶体管开关从模拟电压中选择高于第一门限的第一模拟电压;根据所述n位数字输入信号,使用多个n-型晶体管开关从模拟电压选择低于第二门限的第二模拟电压,所述第二门限高于所述第一门限;根据所述n位数字输入信号,选择所述第一模拟电压和所述第二模拟电压之一作为所述模拟输出。
地址 加拿大安大略