一种无读取延迟的先进先出存储器

摘要

本发明适用于芯片设计领域，提供了一种无读取延迟的先进先出存储器，包括一个双端口存储器和一个读地址指针控制单元，当读使能信号有效时，读地址指针控制单元在时钟信号的控制下产生双端口存储器的地址，双端口存储器同步向外部输出所述地址对应的数据，所述读地址指针控制单元包括一个地址指针计数器，一个地址指针加1计数器，以及一个选通器。本发明通过对FIFO读地址指针控制单元进行改进，消除了从FIFO读数据的读取延迟效应，使得在FIFO读端口发起读请求后，不必等待一个时钟周期就可在读出数据总线上得到有效数据，从而充分提高了FIFO读端口的带宽利用率，并简化了对FIFO的读出操作。

主权项

1、一种无读取延迟的先进先出存储器，包括一个双端口存储器和一个读地址指针控制单元，当读使能信号有效时，读地址指针控制单元在时钟信号的控制下产生双端口存储器的地址，双端口存储器同步向外部输出所述地址对应的数据，其特征在于，所述读地址指针控制单元包括一个地址指针计数器，一个地址指针加1计数器，以及一个选通器；所述地址指针加1计数器的计数值为所述地址指针计数器的计数值加1；所述地址指针计数器和地址指针加1计数器通过所述选通器后将产生的地址输出；当读使能信号为高电平时，所述地址指针计数器通过所述选通器后将产生的地址输出；当读使能信号为低电平时，所述地址指针加1计数器通过所述选通器后将产生的地址输出。