一种位平面编码器的VLSI系统架构

摘要

本发明公开了一种位平面编码器的VLSI系统架构。它包括总控制器、通道归属判决器、寄存器控制器、寄存器组、各通道编码模块以及编码原语等模块。本发明采用组合电路的形式来实现编码原语操作，以提高上下文判决对的产生速度；直接在清除通道模块中控制实现游程编码逻辑，简化了电路结构；在各通道扫描时采用基于列处理的系数跳跃方法，使得浪费在扫描过程中的时钟周期大为减少，很好的改善了编码速度。

主权项

1. 一种位平面编码器的VLSI系统架构，其特征是，它包括总控制器，总控制器与寄存器控制器和通道归属判决器连接；寄存控制器与寄存器组连接，寄存器组与存储器组连接；通道归属判决器则与三组编码通道模块连接，三组编码通道模块则与编码原语组合电路连接；整个位平面编码器的操作由寄存器控制器和总控制器控制；寄存器控制器负责控制寄存器组与存储器组间的通信，并产生存储器组读写的地址和移位操作指令；总控制器根据通道归属判决器的探测结果选择需要被编码的系数位，并控制编码原语组合电路编码生成系数位的上下文判决对；当寄存器组中的相关信息已经准备好，寄存器控制器送一个准备好信号给总控制器，当一列被编码完后，总控制器送一个列处理完信号给寄存器控制器，寄存器控制器控制寄存器组移位及读入新的数据；寄存器控制器中还有计数器记录已编码列数，当一个编码通道编码完成，寄存器控制器给总控制器发送一个编码通道结束信号，告诉总控制器开始下一个编码通道的编码；编码原语是位平面编码中的核心单元，它们生成最终的上下文判决对；编码原语组合电路包括零编码电路、符号编码电路以及幅度细化编码电路，这三者由各编码通道模块调用；游程编码不使用独立的电路单元，在相应的通道模块中实现，从而简化电路结构。