| 发明名称 | 半导体集成电路器件的制造方法 | ||
| 摘要 | 本发明的目的是防止随着近来的半导体器件小型化的发展而出现的NBTI退化。通过将Si-H键浓度不高于1×10<sup>21</sup>cm<sup>-3</sup>的氮化硅膜用作至少衬膜或第二侧壁绝缘膜，p型MOS FET的NBTI寿命能够提高到1×10<sup>9</sup>秒，这确保了半导体集成电路器件的足够寿命。 | ||
| 申请公布号 | CN100479189C | 申请公布日期 | 2009.04.15 |
| 申请号 | CN200610071764.5 | 申请日期 | 2006.03.23 |
| 申请人 | 恩益禧电子股份有限公司;株式会社瑞萨科技 | 发明人 | 松木武雄;鸟居和功 |
| 分类号 | H01L29/78(2006.01)I;H01L29/51(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 孙志湧;陆锦华 |
| 主权项 | 1.一种半导体集成电路器件的制造方法，其中金属氧化物半导体场效应晶体管形成在由形成在半导体衬底上的元件隔离区分离的区域内；该方法至少包括：在由所述元件隔离区分离的区域内形成栅绝缘膜；形成栅电极；在栅电极的侧面上形成侧壁氮化硅膜；形成源/漏区；并且此后形成氮化硅膜；其中所述侧壁氮化硅膜和所述氮化硅是以所述各氮化硅膜的至少一个中的Si-H键的浓度不大于1×1021cm-3的方式来形成的，其中在所述半导体衬底上由膜的组成粒子形成所述侧壁氮化硅膜和覆盖栅电极、源和漏的所述氮化硅膜的至少一个，其中所述组成粒子是在存在催化剂时通过源气体的分解产生的，其中所述催化剂的温度超过1800℃。 | ||
| 地址 | 日本神奈川 | ||