| 发明名称 | 集成电路技术中极均匀的硅化物 | ||
| 摘要 | 本发明提供一种集成电路(100)的结构及其形成方法(900)。栅极电介质(104)形成在半导体衬底(102)上，而栅极(106)形成在半导体衬底(102)上的栅极电介质(104)上面。源极/漏极结(504/506)形成在半导体衬底(102)中。极均匀的硅化物(604/608)形成在源极/漏极结(504/506)上，而介电层(702)沉积在半导体衬底(102)的上面。然后在介电层(702)中形成至极均匀硅化物(604/606/608)的接触(802/804/806)。 | ||
| 申请公布号 | CN100477096C | 申请公布日期 | 2009.04.08 |
| 申请号 | CN200480019688.2 | 申请日期 | 2004.07.06 |
| 申请人 | 先进微装置公司 | 发明人 | R·J·基乌;J·P·巴顿;P·R·贝塞尔;M·V·努 |
| 分类号 | H01L21/285(2006.01)I | 主分类号 | H01L21/285(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 | 代理人 | 程 伟 |
| 主权项 | 1.一种形成集成电路的方法，包括：提供半导体衬底(102)；在所述半导体衬底(102)上形成栅极电介质(104)；在所述栅极电介质(104)上形成栅极(106)；在所述半导体衬底(102)内形成源极/漏极结(504/506)；直接在所述半导体衬底上沉积硅化物金属；在所述源极/漏极结(504/506)上，由所述硅化物金属形成均匀的硅化物(604/608)，厚度变化不超过所述硅化物层(604/608)的总厚度的3％；在所述半导体衬底(102)上沉积介电层(702)；以及在所述介电层(702)中形成至所述均匀的硅化物(604/608/606)的接触，其中，利用低功率的沉积技术来形成所述均匀的硅化物(604/608/606)，所述低功率的沉积技术采用功率标准低于500瓦的直流电。 | ||
| 地址 | 美国加利福尼亚州 | ||