| 发明名称 | 制造半导体器件的方法 | ||
| 摘要 | 本发明提供半导体器件制造方法，其中降低了片分割时的不合格发生率并提高了收率。所述半导体器件制造方法包括：位错密度评价步骤，其中测定GaN衬底中与主面交叉的截面的位错密度，并选择位错密度为预定值以下的GaN衬底；以及分割步骤，其中在由位错密度评价步骤中选择的GaN衬底上层压功能器件部分之后，将所述GaN衬底分割成片状部分。 | ||
| 申请公布号 | CN101911258A | 申请公布日期 | 2010.12.08 |
| 申请号 | CN200880124228.4 | 申请日期 | 2008.12.12 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 中畑成二;藤原伸介 |
| 分类号 | H01L21/301(2006.01)I;H01L21/338(2006.01)I;H01L21/66(2006.01)I;H01L29/47(2006.01)I;H01L29/778(2006.01)I;H01L29/812(2006.01)I;H01L29/872(2006.01)I;H01L33/00(2006.01)I;H01S5/323(2006.01)I | 主分类号 | H01L21/301(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 陈海涛;樊卫民 |
| 主权项 | 一种制造半导体器件的方法，所述方法包括：位错密度评价步骤：测定GaN衬底截面的位错密度，并选择位错密度为预定值以下的GaN衬底，所述截面与所述GaN衬底的主面交叉；以及分割步骤：在由位错密度评价步骤中选择的GaN衬底上外延生长功能器件部分之后，将所述GaN衬底分割成片状部分。 | ||
| 地址 | 日本大阪府 | ||