发明名称 多层基板及其制造方法
摘要 多层基板及其制造方法。本发明提供了一种设计自由度高、适合高密度安装的高性能的多层基板及其制造方法。本发明的多层基板包括层叠的多个绝缘层和在各绝缘层之间形成的配线图形,上述配线图形包括具有预定厚度的第1配线图形(40)和厚度大于上述第1配线图形的第2配线图形(41),它们共存于同一层内。通过消去法,对厚度一定的导电层(32)进行构图而形成第1配线图形(40)。在形成通孔的同一工序中,通过开孔加工,形成图形形成用槽,然后用导电性材料同时填充通孔和图形形成用槽的内部,由此形成第2配线图形(41)。第1配线图形可优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形可优选用作为扼流圈用L图形。
申请公布号 CN1767719B 申请公布日期 2010.12.08
申请号 CN200510103151.0 申请日期 2005.09.16
申请人 TDK株式会社 发明人 川畑贤一;阿部寿之;胜俣正史
分类号 H05K1/00(2006.01)I;H05K3/00(2006.01)I;H05K3/46(2006.01)I 主分类号 H05K1/00(2006.01)I
代理机构 北京三友知识产权代理有限公司 11127 代理人 黄纶伟
主权项 一种多层基板的制造方法,其特征在于,包括:在构成多层基板的一部分的绝缘层的表面上形成具有预定厚度的第1配线图形的第1工序;在所述绝缘层上形成未贯穿该绝缘层的图形形成用槽的第2工序;和用导电性材料填充所述图形形成用槽的内部,从而形成厚度大于所述第1配线图形的第2配线图形的第3工序,其中,所述第1工序包括对所述绝缘层的至少一个表面上形成的导电层进行构图的工序,所述第3工序包括形成基底导电层的工序、在不应形成导电性材料的区域形成掩模的工序、和通过电解电镀法生长所述导电性材料的工序。
地址 日本东京