用于减小逻辑电路中的功耗的设备和方法，以及逻辑电路

摘要

描述了用于在时钟信号(118)将不产生诸如输入、中间节点、输出或组合的逻辑电路内的级的所需变化时通过阻塞时钟信号转变到逻辑电路的通路来减小数字逻辑电路内的功耗的方法和电路(110)。举例来说，如果要接收时钟信号转变，如果给定的逻辑输入组将不导致状态的输出变化，则进入的时钟被阻塞。进一步举例来说，如果输入信号匹配输出信号，从而使接收时钟转变在锁存输出中将不产生的所需状态变化，则进入的时钟被阻塞于数据触发器(220)中。本发明可被用于产生低功率组合和/或顺序逻辑电路级，具有栅电容的较小的非生产性的充电和放电。

主权项

一种用于减小钟控逻辑电路中的电路功耗的设备，包括：第一逻辑电路；第二逻辑电路，其通过所述第一逻辑电路接收时钟信号；以及用于根据从所述第二逻辑电路接收的反馈信号来阻塞到所述第二逻辑电路的第一逻辑电路内的时钟信号的通路的装置；以及用于当所述时钟信号的通路不被所述第一逻辑电路阻塞时，在所述第二逻辑电路的时钟信号输入处对所述时钟信号进行调节的装置。