半导体装置及其制法

主权项

一种半导体装置之制法，系包括：提供包含有复数晶片之晶圆及承载板，该晶圆及该晶片具有相对之主动面及非主动面，该晶片之主动面上设有复数焊垫，且该承载板具有底板及设于该底板上之复数导电线路，以供该晶圆非主动面间隔一绝缘层而与该承载板之底板及导电线路相接合；于相邻晶片之焊垫间形成复数第一凹槽；于该第一凹槽内填覆绝缘胶层，并于该绝缘胶层形成第二凹槽，且该第二凹槽深度系至少至该承载板上之导电线路位置；于该第二凹槽处形成金属层，并使该金属层电性连接至相邻晶片之焊垫及该承载板之导电线路；沿各该晶片间进行切割，使设于该承载板上之各该晶片相互分离，并于该晶片上贴覆第一胶片；移除该承载板之底板而外露出该导电线路及该绝缘层，以于该导电线路及该绝缘层上贴覆第二胶片；以及移除该第一胶片，以将各该晶片由该第二胶片上取下(pick－up)，以形成复数半导体装置。如申请专利范围第1项之半导体装置之制法，其中，该承载板之制法系包括：提供一金属材质之底板；于该金属底板上形成第一阻层，并令该第一阻层形成有复数外露出该金属底板之开口；于该开口中电镀形成导电线路；以及移除该除该第一阻层。如申请专利范围第1项之半导体装置之制法，其中，该晶圆系预先进行薄化作业后再置于该承载板上。如申请专利范围第1项之半导体装置之制法，其中，该第二凹槽宽度系小于第一凹槽宽度以使部分绝缘胶层覆盖于该晶片侧边，且沿各该晶片间进行切割时之切割位置系对应于第二凹槽处，该切割宽度系小于第二凹槽宽度，以使部分金属层残留于该晶片主动面边缘及晶片侧边绝缘层上，俾供该晶片藉由金属层电性连接其焊垫及导电线路，且该切割深度系大于第二凹槽深度，以使相邻晶片间电性分离。如申请专利范围第1项之半导体装置之制法，其中，该第二凹槽处之金属层之制法系包括：于该晶圆主动面及第二凹槽表面形成导电层；于该导电层上形成第二阻层，并令该第二阻层形成有对应该第二凹槽处之开口；于该第二阻层开口中形成金属层，并使该金属层电性连接至相邻晶片之焊垫及该承载板导电线路；以及移除该第二阻层及其所覆盖之导电层。如申请专利范围第5项之半导体装置之制法，其中，该导电层为焊块底部金属层(UBM)，系利用溅镀(sputtering)及蒸镀(vaporizing)之其中一方式形成，且其材质为钛/铜/镍(Ti/Cu/Ni)、钛化钨/金(TiW/Au)、铝/镍化钒/铜(Al/NiV/Cu)、钛/镍化钒/铜(Ti/NiV/Cu)、钛化钨/镍(TiW/Ni)、钛/铜/铜(Ti/Cu/Cu)、钛/铜/铜/镍(Ti/Cu/Cu/Ni)之其中一者。如申请专利范围第1项之半导体装置之制法，其中，该第一胶片及第二胶片之材质为紫外线胶带(U.V Tape)及蓝带(Blue Tape)之其中一者，该绝缘胶层之材质为聚醯亚胺(Polyimide)，该金属层为铜层及焊锡层(Cu/Solder)与镍层及焊锡层(Ni/Solder)之其中一者，该绝缘层之材质为B－stage的环氧树脂(epoxy)及聚亚醯胺(Polyimide)之其中一者。如申请专利范围第1项之半导体装置之制法，其中，该绝缘层系先覆盖于该底板及导电线路上而构成承载板之一部分，再供晶圆接置其上。如申请专利范围第1项之半导体装置之制法，其中，该绝缘层预先覆盖于该晶圆非主动面上，以供黏置于该承载板之底板及导电路线上。一种半导体装置，系包括：绝缘层，系具有相对之顶面及底面；导电线路，系设于该绝缘层底面周围；晶片，系具有相对之主动面及非主动面，以藉其非主动面而接置于该绝缘层顶面上，且于该主动面上形成有复数焊垫；绝缘胶层，系形成该晶片及绝缘层侧边；以及金属层，系设于该晶片主动面边缘及该绝缘胶层侧边，以电性连接该晶片之焊垫及绝缘层底面之导电线路。如申请专利范围第10项之半导体装置，其中，该绝缘层之材质为B－stage的环氧树脂(epoxy)及聚亚醯胺(Polyimide)之其中一者，该金属层为铜层及焊锡层与镍层及焊锡层之其中一者，该绝缘胶层之材质为聚醯亚胺。如申请专利范围第10项之半导体装置，其中，该晶圆系经薄化。如申请专利范围第10项之半导体装置，其中，该金属层与该绝缘胶层及该晶片间复包括有导电层。如申请专利范围第13项之半导体装置，其中，该导电层为焊块底部金属层(UBM)，且其材质为钛/铜/镍(Ti/Cu/Ni)、钛化钨/金(TiW/Au)、铝/镍化钒/铜(Al/NiV/Cu)、钛/镍化钒/铜(Ti/NiV/Cu)、钛化钨/镍(TiW/Ni)、钛/铜/铜(Ti/Cu/Cu)、钛/铜/铜/镍(Ti/Cu/Cu/Ni)之其中一者。一种半导体装置之制法，系包括：提供包含有复数晶片之晶圆及承载板，该晶圆及该晶片具有相对之主动面及非主动面，该晶片之主动面上设有复数焊垫，且该承载板具有底板与设于该底板上之复数导电线路，以供该晶圆非主动面间隔一绝缘层而与该承载板之底板及导电线路相接合；于相邻晶片之焊垫间形成复数第一凹槽；于该第一凹槽内填覆绝缘胶层，并于该绝缘胶层形成第二凹槽，且该第二凹槽深度系至少至该承载板上之导电线路位置；于该第二凹槽处形成金属层，并使该金属层电性连接至相邻晶片之焊垫及该承载板之导电线路；于该晶片主动面及该金属层上覆盖介电层，并移除该承载板之底板，以于该绝缘层上形成拒焊层，并使该拒焊层形成有外露该导电线路之开口，以供植设导电元件；以及沿各该晶片间进行切割，以形成复数半导体装置。如申请专利范围第15项之半导体装置之制法，其中，该承载板之制法系包括：提供一金属材质之底板；于该金属底板上形成第一阻层，并令该第一阻层形成有复数外露出该金属底板之开口；于该开口中电镀形成导电线路；以及移除该除该第一阻层。如申请专利范围第15项之半导体装置之制法，其中，该晶圆系预先进行薄化作业后再置于该承载板上。如申请专利范围第15项之半导体装置之制法，其中，该绝缘层之材质为B－stage的环氧树脂(epoxy)及聚亚醯胺(Polyimide)之其中一者，该绝缘胶层之材质为聚醯亚胺，该金属层为铜层及焊锡层与镍层及焊锡层之其中一者，该介电层之材质为聚亚醯胺及环氧树脂之其中一者。如申请专利范围第15项之半导体装置之制法，其中，该第二凹槽处之金属层之制法系包括：于该晶圆主动面及该第二凹槽表面形成导电层；于该导电层上形成第二阻层，并令该第二阻层形成有对应该第二凹槽处之开口；于该第二阻层开口中形成金属层，并使该金属层电性连接至相邻晶片之焊垫及该承载板导电线路；以及移除该第二阻层及其所覆盖之导电层。如申请专利范围第19项之半导体装置之制法，其中，该导电层为焊块底部金属层，系利用溅镀及蒸镀之其中一方式形成，且其材质为钛/铜/镍、钛化钨/金、铝/镍化钒/铜、钛/镍化钒/铜、钛化钨/镍、钛/铜/铜、钛/铜/铜/镍之其中一者。如申请专利范围第15项之半导体装置之制法，其中，该第二凹槽宽度系小于第一凹槽宽度以使部分绝缘胶层覆盖于该晶片侧边，且沿各该晶片间进行切割时之切割位置系对应于第二凹槽处，该切割宽度系小于第二凹槽宽度，以使部分金属层残留于该晶片主动面边缘及晶片侧边绝缘层上，俾供该晶片藉由金属层电性连接其焊垫及导电线路，且该切割深度系大于第二凹槽深度，以使相邻晶片间电性分离。如申请专利范围第15项之半导体装置之制法，其中，该绝缘层系先覆盖于该底板及导电线路上而构成承载板之一部分，再供晶圆接置其上。如申请专利范围第15项之半导体装置之制法，其中，该绝缘层预先覆盖于该晶圆非主动面上，以供黏置于该承载板之底板及导电路线上。一种半导体装置，系包括：绝缘层，系具有相对之顶面及底面；导电线路，系设于该绝缘层底面周围；拒焊层，系形成于该绝缘层之底面上，且该拒焊层形成有开口以外露出导电线路，以供设置导电元件；晶片，系具有相对之主动面及非主动面，以藉其非主动面而接置于该绝缘层顶面上，且于该主动面上形成有复数焊垫；绝缘胶层，系形成该晶片及绝缘层侧边；金属层，系设于该晶片主动面边缘及该绝缘胶层侧边，以电性连接该晶片之焊垫及绝缘层底面之导电线路；以及介电层，系覆盖于该晶片主动面及该金属层上。如申请专利范围第24项之半导体装置，其中，该绝缘层之材质为B－stage的环氧树脂及聚亚醯胺之其中一者，该绝缘胶层之材质为聚醯亚胺，该金属层为铜层及焊锡层与镍层及焊锡层之其中一者，该介电层之材质为聚亚醯胺及环氧树脂之其中一者。如申请专利范围第24项之半导体装置，其中，该晶圆系经薄化。如申请专利范围第24项之半导体装置，其中，该金属层与该绝缘胶层及该晶片间复包括有导电层。如申请专利范围第27项之半导体装置，其中，该导电层为焊块底部金属层，且其材质为钛/铜/镍、钛化钨/金、铝/镍化钒/铜、钛/镍化钒/铜、钛化钨/镍、钛/铜/铜、钛/铜/铜/镍之其中一者。