| 主权项 |
一种具稳压与静电放电防护之金氧半导体元件，包括：一P型基底；一闸极氧化层，位于该P型基底上方；一导体层，位于该闸极氧化层上方且连接于一电源端；一第一N型掺杂区，作为一源极，位于该P型基底中，并位于该闸极氧化层之一侧边，且连接于一接地端；一第二N型掺杂区，位于该P型基底中，并位于该闸极氧化层之另一侧边；以及一第三N型掺杂区，作为一汲极，位于该第二N型掺杂区之侧边，并连接于一焊垫，该第三N型掺杂区与该第二N型掺杂区具有一位能障壁，并该第三N型掺杂区与该导体层之间仅有该第二N型掺杂区；其中，当该焊垫所产生之静电大于该位能障壁时，该第三N型掺杂区穿透于该第二N型掺杂区以形成一第四N型掺杂区，一静电电流经由该焊垫、该第四N型掺杂区以及该第一N型掺杂区流至该接地端。如申请专利范围第1项所述之金氧半导体元件，其中该焊垫系一电源焊垫。如申请专利范围第1项所述之金氧半导体元件，其中该焊垫系一输入/输出焊垫。如申请专利范围第1项所述之金氧半导体元件，其中该P型基底内之上方形成一P型掺杂区，该P型掺杂区连接于接地端。如申请专利范围第1项所述之金氧半导体元件，其中该导体层之材质包含多晶矽。如申请专利范围第1项所述之金氧半导体元件，其中依照该位能障壁，可调整该第二N型掺杂区与该第三N型掺杂区之间，于该P型基底区域之N离子掺杂浓度，以符合该位能障壁。如申请专利范围第1项所述之金氧半导体元件，其中依照该位能障壁，可调整该第二N型掺杂区与该第三N型掺杂区之间的距离，以符合该位能障壁。如申请专利范围第1项所述之金氧半导体元件，其中该导体层可作为一闸极、该第一N型惨杂区可作为一源极、该第三N掺杂区可作为一汲极。一种具稳压与静电放电防护之金氧半导体元件之制作方法，其步骤包括：形成一P型基底；形成一闸极氧化层于该P型基底之上方；形成一导体层于该闸极氧化层之上方，其中该导体层连接于一电源端；及形成一第一N型掺杂区、一第二N型掺杂区及一第三N型掺杂区于该P型基底中，其中该第一N型掺杂区连接于一接地端并作为一源极，该第三N型掺杂区连接于一焊垫并作为一汲极，该第三N型掺杂区与该第二N型掺杂区具有一位能障壁，并该第三N型掺杂区与该导体层之间仅有该第二N型掺杂区；其中，当该焊垫所产生之静电大于该位能障壁时，该第三N型掺杂区穿透于该第二N型掺杂区以形成一第四N型掺杂区，一静电电流经由该焊垫、该第四N型掺杂区以及该第一N型掺杂区流至该接地端。如申请专利范围第9项所述之金氧半导体元件之制作方法，其中于形成一第三N型掺杂区之步骤后，更包含：形成一P型掺杂区于该P型基底中，其中该P型掺杂区连接于该接地端。如申请专利范围第9项所述之金氧半导体元件之制作方法，其中该焊垫系一电源焊垫。如申请专利范围第9项所述之金氧半导体元件之制作方法，其中该焊垫系一输入输出焊垫。如申请专利范围第9项所述之金氧半导体元件之制作方法，其中制造掺杂区之方法系包含离子植布法。如申请专利范围第9项所述之金氧半导体元件之制作方法，其中依照位能障壁不同，可调整该第二N型掺杂区与该第三N型掺杂区之间，于该P型基底区域之N离子掺杂浓度。如申请专利范围第9项所述之金氧半导体元件之制作方法，其中依照位能障壁不同，可调整该第二N型掺杂区与该第三N型掺杂区之间的距离。如申请专利范围第14项所述之金氧半导体元件之制作方法，其中系利用P型静电放电植布法调整两N型掺杂区之该P型基底区域。一种具稳压与静电放电防护之金氧半导体元件，其应用于一晶片，该金氧半导体元件系包括：一P型基底；一闸极氧化层，位于该P型基底上方；一导体层，位于该闸极氧化层上方且连接于一电源端；一第一N型掺杂区，位于该P型基底中，并位于该闸极氧化层之一侧边，且连接于一接地端；一第二N型掺杂区，位于该P型基底中，并位于该闸极氧化层之另一侧边；以及一第三N型掺杂区，位于该第二N型掺杂区之侧边，并连接于一焊垫，该第三N型掺杂区与该第二N型掺杂区具有一位能障壁，并该第三N型掺杂区与该导体层之间仅有该第二N型掺杂区；其中，当该晶片未运作，且该焊垫所产生之静电大于该位能障壁时，一静电电流经由该焊垫、该第三N型掺杂区、该第二N型掺杂区以及该第一N型掺杂区流至该接地端；其中，当该晶片正常运作时，该导体层、该P型基底、该第一N型掺杂区以及该第二N型掺杂区形成一稳压电容于该电源端与该接地端之间。 |
