三维半导体装置及制作三维半导体装置之方法

摘要

本发明揭示一种使用少于装置层数目之若干位元线遮罩来制作一三维记忆体之结构及方法。一第一位元线遮罩用于形成位于一第一装置层级中之一第一位元线层。该第一位元线层包括第一位元线。该第一位元线遮罩亦用于形成位于一第二装置层级中之一第二位元线层。该第二位元线层包括第二位元线。尽管采用相同遮罩图案，但该等第一位元线及该等第二位元线仍具有至一位元线连接层级之不同电连接。