发明名称 串叠型堆叠电路之氧化物应力降低;OXIDE STRESS REDUCTON FOR A CASCODE STACK CIRCUIT
摘要 本发明提供一种经降低氧化物应力的串叠型堆叠电路,其包括一串叠型电晶体堆叠与动态偏压电路,其可供应大小比它们的构成电晶体之氧化物可靠性电压要高的一输出电压。该经降低氧化物应力的串叠型堆叠电路亦包括一偏移电压产生器,其基于该输出电压的一暂态极值来提供一偏移电压,其中该偏移电压被施加于该串叠的电晶体堆叠与该动态偏压电路,以降低构成电晶体电压为等于该氧化物可靠性电压。该经降低氧化物应力的串叠型堆叠电路另包括一偏压电压供应,其可修正该串叠电晶体堆叠与动态偏压电路的一偏压电压值一正比于该偏移电压的量。本发明亦提供一种用于在一串叠型堆叠电路中降低氧化物应力的方法。
申请公布号 TW201503587 申请公布日期 2015.01.16
申请号 TW102146862 申请日期 2013.12.18
申请人 辉达公司 发明人 潘特纳亚 塔帕;余时风
分类号 H03K19/0175(2006.01) 主分类号 H03K19/0175(2006.01)
代理机构 代理人 李宗德
主权项
地址 美国