发明名称 SATURATION VOLTAGE ESTIMATION METHOD AND SILICON EPITAXIAL WAFER MANUFACTURING METHOD
摘要 <p>에피택셜층의 탄소 농도가 5×10atoms/㎤ 이하인 실리콘 에피택셜 웨이퍼로부터 반도체 디바이스를 높은 수율로 작성하기에 유리한 기술을 제공한다. 실리콘 에피택셜 웨이퍼의 에피택셜층이 포함하고 있는 탄소를 발광 활성화하고, 활성화된 탄소가 발광하도록 여기시켜, 탄소에 유래하는 발광의 강도 또는 강도비를 구한다. 이 강도 또는 강도비와 콜렉터-이미터 포화 전압의 관계를 미리 확인한다. 실리콘 에피택셜 웨이퍼의 제조 로트로부터 일부의 웨이퍼를 골라내고, 각각의 골라낸 웨이퍼의 상기 발광 강도 또는 강도비를 구한다. 이 강도 또는 강도비를 상기 관계와 비교하는 것에 의해, 제조 로트의 품질을 판정한다.</p>
申请公布号 KR101536512(B1) 申请公布日期 2015.07.13
申请号 KR20140028153 申请日期 2014.03.11
申请人 发明人
分类号 H01L21/20;H01L27/15;H01L29/70 主分类号 H01L21/20
代理机构 代理人
主权项
地址