一种碳化硅VDMOS器件

摘要

本发明属于半导体技术领域，具体的说是涉及一种碳化硅VDMOS器件。本发明针对SiC VDMOS器件提供的复合栅介质结构，在沟道上方采用高介电常数栅介质/SiO₂堆垛结构，JFET区上方全部采用SiO₂，沟道和JFET区上方栅介质总物理厚度相同。当器件处于正向导通状态时，在栅介质中引入高介电常数材料会使栅介质物理厚度增大，因此可降低栅介质中电场强度，同时不会增大阈值电压；当器件处于阻断状态时，表面电场强度最大处位于JFET区，该区上方厚的SiO₂可降低表面电场最大值，从而降低SiO₂中电场强度。本发明通过降低栅介质中电场强度来减小SiC VDMOS器件中FN隧穿电流，有效提高栅氧化层可靠性。

主权项

一种碳化硅VDMOS器件，包括漏极金属(11)、N⁺衬底(10)、N^‑漂移区(9)、栅介质、多晶硅栅(2)以及栅极金属(1)；所述N^‑漂移区(9)的上层一端具有第一P型基区(8)，其上层另一端具有第二P型基区(81)；所述第一P型基区(8)上层具有相互独立的第一N⁺源区(6)和第一P⁺欧姆接触区(7)；所述第二P型基区(81)上层具有相互独立的第二N⁺源区(61)和第二P⁺欧姆接触区(71)；所述第一N⁺源区(6)和第一P⁺欧姆接触区(7)上表面具有第一源极金属(5)；所述第二N⁺源区(61)和第二P⁺欧姆接触区(71)上表面具有第二源极金属(51)；所述多晶硅栅(2)位于栅介质上表面；所述栅极金属(1)位于多晶硅栅(2)上表面；其特征在于，所述栅介质结构由SiO₂栅介质和高介电常数栅介质构成；所述SiO₂栅介质由位于N^‑漂移区(9)上表面的第一SiO₂栅介质(4)、位于第一P型基区(8)和部分第一N⁺源区(6)上表面的第二SiO₂栅介质(41)、位于第二P型基区(81)和部分第二N⁺源区(61)上表面的第三SiO₂栅介质(42)构成，其中，第一SiO₂栅介质(4)的厚度大于第二SiO₂栅介质(41)和第三SiO₂栅介质(42)；所述第二SiO₂栅介质(41)与多晶硅栅(2)之间具有第一高介电常数栅介质(3)，所述第三SiO₂栅介质(42)与多晶硅栅(2)之间具有第二高介电常数栅介质(31)。