发明名称 |
半导体装置和半导体装置的制造方法 |
摘要 |
本发明提供一种高性能的半导体装置,其难以发生电场集中且可以抑制漏电流,可以减小PN结区域中的无效区域,可以充分地确保肖特基结区域的面积,可以效率良好且容易地制造。这样的半导体装置是下述的半导体装置:在由SiC形成的第1导电类型的半导体基板(1)的一个面上设置有PN结区域(7a)和肖特基结区域(7b),在PN结区域(7a)具备设置于半导体基板(1)上的包含第2导电类型层(2)的剖视为梯形的凸状部(2a)和在凸状部(2a)的第2导电类型层(2)上形成欧姆接触的接触层(3),肖特基电极(4)覆盖凸状部(2a)的侧面和接触层(3),连续地设置于PN结区域(7a)和肖特基结区域(7b)。 |
申请公布号 |
CN102217071B |
申请公布日期 |
2015.09.30 |
申请号 |
CN200980145836.8 |
申请日期 |
2009.10.23 |
申请人 |
昭和电工株式会社 |
发明人 |
菅井昭彦 |
分类号 |
H01L29/47(2006.01)I;H01L29/861(2006.01)I;H01L29/872(2006.01)I |
主分类号 |
H01L29/47(2006.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
段承恩;杨光军 |
主权项 |
一种半导体装置,其特征在于,在由SiC形成的第1导电类型的半导体基板的一个面上,设置有PN结区域和肖特基结区域,所述PN结区域是第2导电类型层与所述半导体基板进行PN接合而成的,所述肖特基结区域是肖特基电极与所述半导体基板进行肖特基接触而成的,在所述PN结区域具备:包含所述半导体基板的剖视为梯形的凸部和在所述凸部上设置的剖视为梯形的所述第2导电类型层的、剖视为梯形的凸状部;和在所述凸状部的所述第2导电类型层的整个上表面上形成欧姆接触的接触层,所述肖特基电极覆盖所述凸状部的侧面和所述接触层,并连续地设置于所述PN结区域和所述肖特基结区域,所述肖特基结区域的所述半导体基板的表面的延伸方向和所述凸状部的侧面的延伸方向构成的角度为100°~135°的范围。 |
地址 |
日本东京都 |