| 发明名称 | 半导体集成电路 | ||
| 摘要 | 本发明的目标是减缓半导体集成电路中的电压降的增加。半导体集成电路包括多个第一I/O单元、多个第二I/O单元以及电势供应单元。多个第一I/O单元被排列在半导体集成电路基板上。多个第二I/O单元沿着多个第一I/O单元被排列在半导体集成电路基板上。电势供应单元被形成在半导体封装基板上，电势供应单元的一部分在半导体封装基板的表面中突出，并且经由包括突出部分的区域将预定电势供应给作为多个第一I/O单元中的任一个的主单元以及多个第二I/O单元中的邻近主单元的单元。 | ||
| 申请公布号 | CN104937711A | 申请公布日期 | 2015.09.23 |
| 申请号 | CN201380071417.0 | 申请日期 | 2013.11.21 |
| 申请人 | 索尼公司 | 发明人 | 德威·安东诺·达纳尔多诺;佐藤正启 |
| 分类号 | H01L23/12(2006.01)I;H01L21/82(2006.01)I;H01L21/822(2006.01)I;H01L27/04(2006.01)I | 主分类号 | H01L23/12(2006.01)I |
| 代理机构 | 北京康信知识产权代理有限责任公司 11240 | 代理人 | 田喜庆;吴孟秋 |
| 主权项 | 一种半导体集成电路，包括：多个第一输入/输出单元，布置在半导体集成电路基板上；多个第二输入/输出单元，沿着所述多个第一输入/输出单元布置在所述半导体集成电路基板上；以及电势供应部，形成在半导体封装基板上，所述电势供应部的一部分在所述半导体封装基板的表面中突出，并且被配置为通过包括所述突出的部分的区域将预定电势供应给作为所述多个第一输入/输出单元中的一个的目标单元以及所述多个第二输入/输出单元中的邻近所述目标单元的单元。 | ||
| 地址 | 日本东京 | ||