发明名称 差分时钟增益提高型N通道有源带通滤波器
摘要 本实用新型公开一种差分时钟增益提高型N通道有源带通滤波器,由N分频环形计数器、差分时钟电路和跨导运算放大器构成。N分频环形计数器由N个D触发器以环状的形式连接而成;每个D触发器的Q端输出一个取样脉冲序列;差分时钟电路包括N条开关支路和<img file="DDA0000760529050000011.GIF" wi="60" he="118" />个电容,2条开关支路与1个电容形成H形电路结构;每个H形电路结构中处于左上位置处和处于右下位置处的开关同时与N分频环形计数器的一个D触发器的Q端相连,每个H形电路结构中处于左下位置处和处于右上位置处的开关同时与N分频环形计数器的另一个D触发器的Q端相连;跨导运算放大器的两端分别连接在差分时钟电路的两端。本实用新型具有中心频率可调范围和增益大的特点。
申请公布号 CN204669326U 申请公布日期 2015.09.23
申请号 CN201520512171.2 申请日期 2015.07.15
申请人 广西师范大学 发明人 何小莲;宋树祥;蔡超波;岑明灿
分类号 H03H11/04(2006.01)I 主分类号 H03H11/04(2006.01)I
代理机构 桂林市持衡专利商标事务所有限公司 45107 代理人 陈跃琳
主权项 差分时钟增益提高型N通道有源带通滤波器,包括N通道有源带通滤波器本体,其特征在于:所述N通道有源带通滤波器本体由N分频环形计数器、差分时钟电路和跨导运算放大器G<sub>m</sub>构成;所述N分频环形计数器由N个D触发器以环状的形式连接而成,即前一个D触发器的Q端与后一个D触发器的D端相连,第一个D触发器的D端与最后一个D触发器的Q端相连;每个D触发器的Q端输出一个取样脉冲序列;所述差分时钟电路包括N条开关支路和<img file="FDA0000760529020000011.GIF" wi="66" he="129" />个电容;每条开关支路由2个串联的开关构成,N条开关支路之间相互并联;每个电容的两端分别跨接在2条开关支路上,且电容的两端均接在2个开关相连的公共端上,即2条开关支路与1个电容形成H形电路结构,且H形电路结构的数目与电容的数目相同;每个H形电路结构中处于左上位置处的开关和处于右下位置处的开关同时与N分频环形计数器的一个D触发器的Q端相连,即这2个开关连接同1个取样脉冲序列,每个H形电路结构中处于左下位置处的开关和处于右上位置处的开关同时与N分频环形计数器的另一个D触发器的Q端相连,即这2个开关连接另一个相同的取样脉冲序列;所述跨导运算放大器G<sub>m</sub>的两端分别连接在差分时钟电路的两端,即差分时钟电路的N条开关支路之间相互并联后;一端与跨导运算放大器G<sub>m</sub>的一端连接,并形成N通道有源带通滤波器本体的输入端;另一端与跨导运算放大器G<sub>m</sub>的另一端连接,并形成N通道有源带通滤波器本体的输出端;上述N为偶正整数。
地址 541004 广西壮族自治区桂林市育才路15号