发明名称 |
MRAM装置和与逻辑集成兼容的集成技术 |
摘要 |
一种半导体装置包含磁性隧道结MTJ存储元件,其经配置以与逻辑元件一起安置于共同金属层间电介质IMD层中。盖层使所述共同IMD层与顶部和底部IMD层分离。顶部电极和底部电极耦合到所述MTJ存储元件。到所述电极的金属连接分别通过所述分离盖层中的通孔形成于所述顶部和底部IMD层中。替代地,所述分离盖层是凹入的且所述底部电极是嵌入的,使得建立到所述底部IMD层中的金属连接的直接接触。到所述共同IMD层中的所述顶部电极的金属连接是通过用金属岛状物和隔离盖使所述金属连接与所述MTJ存储元件隔离来实现的。 |
申请公布号 |
CN103069570B |
申请公布日期 |
2015.09.23 |
申请号 |
CN201180038473.5 |
申请日期 |
2011.08.05 |
申请人 |
高通股份有限公司 |
发明人 |
李霞;朱晓春;升·H·康 |
分类号 |
H01L27/22(2006.01)I;H01L43/08(2006.01)I;H01L43/12(2006.01)I;B82Y25/00(2006.01)I |
主分类号 |
H01L27/22(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
宋献涛 |
主权项 |
一种半导体装置,其包括:磁性隧道结MTJ存储元件,其经配置以与逻辑元件一起安置于共同金属层间电介质IMD层中;所述共同金属层间电介质IMD层中耦合到所述磁性隧道结MTJ存储元件的减小厚度的金属线,其厚度小于所述逻辑元件的对应金属线,顶部盖层,其使顶部金属层间电介质IMD层与所述共同金属层间电介质IMD层分离;底部盖层,其使底部金属层间电介质IMD层与所述共同金属层间电介质IMD层分离;底部电极和顶部电极,其耦合到所述磁性隧道结MTJ存储元件;所述底部金属层间电介质IMD层中的第一金属线,其耦合到所述底部电极;以及所述共同金属层间电介质IMD层中的第二金属线,其耦合到所述顶部电极,其中所述第二金属线是所述减小厚度的金属线,其中所述底部电极的一部分形成于所述底部盖层中,使得所述底部电极通过直接接触耦合到所述第一金属线。 |
地址 |
美国加利福尼亚州 |