发明名称 |
半导体装置 |
摘要 |
本发明提供一种减少基板上的配线间的串扰的半导体装置。实施方式的半导体装置具备绝缘基板、第1、第2半导体芯片、多个连接端子、外部端子、多个连接构件、多条数据信号配线、及导体层。绝缘基板具有第1及第2主面。第1半导体芯片配置在第1主面上。第2半导体芯片配置在第1半导体芯片上,且控制该第1半导体芯片。多个连接端子配置在第1主面上。外部端子配置在第2主面上。多条数据信号配线具有:一端,其连接于多个连接端子的任一者;另一端,其连接于第1半导体芯片或外部端子;及中间部,其在第1主面上的特定的区域内相互邻接而配置。导体层间隔地覆盖特定的区域,且具有导电性及顺磁性。 |
申请公布号 |
CN104916598A |
申请公布日期 |
2015.09.16 |
申请号 |
CN201410454214.6 |
申请日期 |
2014.09.05 |
申请人 |
株式会社东芝 |
发明人 |
铃谷信人;中村三昌;尾山胜彦;川村英树;青木秀夫 |
分类号 |
H01L23/31(2006.01)I;H01L23/498(2006.01)I;H01L25/16(2006.01)I |
主分类号 |
H01L23/31(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
张世俊 |
主权项 |
一种半导体装置,其特征在于包括:绝缘基板,其包含第1及第2主面;第1半导体芯片,其配置在所述第1主面上;第2半导体芯片,其配置在所述第1半导体芯片上,且控制所述第1半导体芯片;多个连接端子,其等配置在所述第1主面上;外部端子,其配置在所述第2主面上;多个连接构件,其等将所述第2半导体芯片与所述多个连接端子连接;多条数据信号配线,其等包含连接于所述多个连接端子的任一者的一端、连接于所述第1半导体芯片或所述外部端子的另一端、及在所述第1主面上的特定的区域内相邻而配置的中间部;以及导电性及顺磁性的导体层,其间隔地覆盖所述特定的区域。 |
地址 |
日本东京 |