发明名称 积体电路装置及制造方法、及重置具有顶电极及底电极之电阻式随机存取记忆体单元的方法;METAL LINE CONNECTION FOR IMPROVED RRAM RELIABILITY, SEMICONDUCTOR ARRANGEMENT COMPRISING THE SAME, AND MANUFACTURE THEREOF
摘要 一种积体电路装置,包括:电阻式随机存取记忆体单元阵列;用于电阻式随机存取记忆体单元阵列之位元线阵列;以及用于电阻式随机存取记忆体单元阵列之源极线阵列。位元线阵列及源极线阵列均形成于电阻式随机存取记忆体单元阵列之上的金属内连线层中。源极线藉此被提供予高于传统的导线尺寸,其可提高约一个数量级的重置速度。而电阻式随机存取记忆体单元电晶体的寿命和电阻式随机存取记忆体单元装置的耐久性因此提高至类似的程度。
申请公布号 TW201535813 申请公布日期 2015.09.16
申请号 TW103145706 申请日期 2014.12.26
申请人 台湾积体电路制造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. 发明人 蔡竣扬 TSAI, CHUN YANG;丁裕伟 TING, YU WEI;黄国钦 HUANG, KUO CHING
分类号 H01L45/00(2006.01);H01L21/8247(2006.01);H01L27/115(2006.01) 主分类号 H01L45/00(2006.01)
代理机构 代理人 洪澄文颜锦顺
主权项
地址 新竹市新竹科学工业园区力行六路8号 TW