一种基于FPGA故障检测的脉冲发生器

摘要

一种基于FPGA故障检测的脉冲发生器，本发明涉及集成电路领域，其旨在解决现有FPGA故障检测中，检测频率受限，频繁重设触发器，不支持检测触发器输入步长，占用FPGA计数器，检测时间很长且不具备通用性等技术问题。该发明电路结构特征包括时钟输入SCLK，时钟输入SCLK连接有补偿脉冲计数单元,补偿脉冲计数单元输出端连有第一编程延迟单元；时钟输入SCLK还连接有编程脉冲计数单元，编程脉冲计数单元输出端连有第二编程延迟单元。本发明用于FPGA故障检测。

主权项

一种基于FPGA故障检测的脉冲发生器，其特征在于，包括时钟输入SCLK（4），时钟输入SCLK（4）连接有补偿脉冲计数单元（1a）, 补偿脉冲计数单元（1a）输出端连有第一编程延迟单元（2a）；时钟输入SCLK（4）还连接有编程脉冲计数单元（1b），编程脉冲计数单元（1b）输出端连有第二编程延迟单元（2b）。