| 摘要 |
<p>본 발명은 쉬프트 레지스터에 관한 것으로, 제1 그룹의 출력단자 전압을 높이는 제1 Q 노드, 상기 제1 그룹의 출력단자 전압을 낮추는 제1 QB1 노드, 및 상기 제1 QB1 노드와 교대로 구동되어 상기 제1 그룹의 출력단자 전압을 낮추는 제1 QB2 노드를 포함하고, A 클럭이 공급되고 상기 제1 Q 노드의 전압에 따라 상기 제1 QB1 노드를 제어하는 제1 QB 노드 제어회로를 각각 포함하고 B 클럭이 상기 제1 QB2 노드에 직접 공급되는 제1 그룹의 스테이지들; 및 제2 그룹의 출력단자 전압을 높이는 제2 Q 노드, 상기 제2 그룹의 출력단자 전압을 낮추는 제2 QB1 노드, 및 상기 제2 QB1 노드와 교대로 구동되어 상기 제2 그룹의 출력단자의 전압을 낮추는 제2 QB2 노드를 포함하고, 상기 B 클럭이 공급되고 상기 제2 Q 노드의 전압에 따라 상기 제2 QB2 노드를 제어하는 제2 QB 노드 제어회로를 각각 포함하고 상기 A 클럭이 상기 제2 QB1 노드에 직접 공급되는 제2 그룹의 스테이지들을 구비한다. 상기 A 클럭과 상기 B 클럭 각각의 주파수는 상기 게이트 쉬프트 클럭의 주파수보다 낮다.</p> |
