| 发明名称 | 三维集成电路中缺陷硅通孔的容错电路 | ||
| 摘要 | 本发明提供了一种三维集成电路中缺陷硅通孔的容错电路，所述三维集成电路包括m个信号线、n个硅通孔以及表示所述n个硅通孔的缺陷情况的n个测试线，其中n＞m，且n和m为正整数，其中所述容错电路包括m个行容错控制器，第x个行容错控制器将第x个信号线与至少n-m+1个所述硅通孔连接，第x个行容错控制器用于将第x个信号线与所述至少n-m+1个所述硅通孔中未与其他信号线导通、且沿行信号传输方向上的第一个非缺陷硅通孔导通，其中x为1～m的正整数，行信号传输方向为行容错控制器中的信号传输方向。本发明的容错电路能够自动容忍三维集成电路在出厂测试和使用过程中产生的缺陷硅通孔。 | ||
| 申请公布号 | CN104900644A | 申请公布日期 | 2015.09.09 |
| 申请号 | CN201510204655.5 | 申请日期 | 2015.04.27 |
| 申请人 | 北京化工大学 | 发明人 | 裴颂伟;张静东;金予 |
| 分类号 | H01L27/02(2006.01)I;H01L23/528(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
| 代理机构 | 北京泛华伟业知识产权代理有限公司 11280 | 代理人 | 王勇;李科 |
| 主权项 | 一种三维集成电路中缺陷硅通孔的容错电路，所述三维集成电路包括m个信号线、n个硅通孔以及表示所述n个硅通孔的缺陷情况的n个测试线，其中n＞m，且n和m为正整数，其中所述容错电路包括m个行容错控制器，第x个行容错控制器将第x个信号线与至少n‑m+1个所述硅通孔连接，第x个行容错控制器用于将第x个信号线与所述至少n‑m+1个所述硅通孔中未与其他信号线导通、且沿行信号传输方向上的第一个非缺陷硅通孔导通，其中x为1～m的正整数，行信号传输方向为行容错控制器中的信号传输方向。 | ||
| 地址 | 100029 北京市朝阳区北三环东路15号北京化工大学信息学院 | ||