发明名称 一种异构轻量级的真随机数产生器
摘要 本发明公开了一种异构轻量级的真随机数产生器,包括异构随机源模块、后处理模块、FIFO模块和时钟产生模块;时钟产生模块将系统时钟分频后输出采样时钟信号和输出时钟信号,异构随机源模块的使能端用于连接使能信号,当使能信号有效时,异构随机源模块工作并产生第一随机序列,后处理模块对第一随机序列进行消偏处理后输出第二随机序列,FIFO模块对所述第二随机序列进行缓存并根据所述输出时钟的频率要求将真随机数据并行输出。本发明采用数字电路实现的异构轻量级的真随机数产生器,采用异构亚稳态电路单元来构建真随机数产生电路,利用不同亚稳态电路结构具有不相干性,来进行组合增强随机性,从而减少电路规模,并且实现方法简单。
申请公布号 CN102968290B 申请公布日期 2015.08.26
申请号 CN201210472888.X 申请日期 2012.11.20
申请人 华中科技大学 发明人 郑朝霞;邹雪城;余国义;蔚然;李九阳
分类号 G06F7/58(2006.01)I 主分类号 G06F7/58(2006.01)I
代理机构 华中科技大学专利中心 42201 代理人 朱仁玲
主权项 一种异构轻量级的真随机数产生器,其特征在于,包括依次连接的异构随机源模块、后处理模块和FIFO模块,以及时钟产生模块;所述时钟产生模块的输入端连接系统时钟,所述时钟产生模块的第一输出端分别与所述异构随机源模块的时钟端、所述后处理模块的时钟端和所述FIFO模块的时钟端连接,所述时钟产生模块的第二输出端与所述FIFO模块连接;所述时钟产生模块用于将所述系统时钟进行分频并由所述第一输出端输出采样时钟信号、由所述第二输出端输出输出时钟信号,所述异构随机源模块的使能端用于连接使能信号,当使能信号有效时,所述异构随机源模块工作并产生第一随机序列,所述后处理模块对所述第一随机序列进行消偏处理后输出第二随机序列,所述FIFO模块对所述第二随机序列进行缓存并根据所述输出时钟的频率要求将真随机数据并行输出;所述异构随机源模块包括N组第一亚稳态电路、M组第二亚稳态电路、L组第三亚稳态电路、第一异或门和第二异或门;N、M、L均为正整数,(N+M+L)大于等于10;所述N组第一亚稳态电路的输入端、M组第二亚稳态电路的输入端和L组第三亚稳态电路的输入端均连接至所述时钟产生模块的第一输出端;所述N组第一亚稳态电路连接至所述第一异或门的第一输入端,所述M组第二亚稳态电路连接至所述第一异或门的第二输入端;所述第一异或门的输出端连接至所述第二异或门的第一输入端,所述L组第三亚稳态电路连接至所述第二异或门的第二输入端,所述第二异或门的输出端连接所述后处理模块。
地址 430074 湖北省武汉市洪山区珞喻路1037号