| 发明名称 | 半导体器件及其形成 | ||
| 摘要 | 本发明提供了一种半导体器件及其形成方法。半导体器件包括位于第一开口内的第一层上方的铜填料。第一层包括钴和钨。包括钴和钨的第三层位于铜填料和第一层的上方。包括钴和钨的第一层比不具有钴或钨的第一层具有更光滑的侧壁。更光滑的侧壁降低了铜填料内的缺陷，从而增强了铜填料的导电性。第一层和第三层相较于不包括这样层的半导体器件降低了铜填料中的铜扩散。 | ||
| 申请公布号 | CN104851874A | 申请公布日期 | 2015.08.19 |
| 申请号 | CN201410452808.3 | 申请日期 | 2014.09.05 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 曹荣志;洪奇成;王喻生;张世杰;李文熙;王英郎 |
| 分类号 | H01L23/535(2006.01)I;H01L21/60(2006.01)I | 主分类号 | H01L23/535(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;孙征 |
| 主权项 | 一种半导体器件，包括：第一层，包括钴和钨，且位于第一开口内；以及铜填料，位于所述第一开口内的所述第一层的上方。 | ||
| 地址 | 中国台湾新竹 | ||