发明名称 |
一种平面栅电荷存储型IGBT |
摘要 |
一种平面栅电荷存储型IGBT,属于功率半导体器件技术领域。本发明在传统平面栅电荷存储型IGBT的基础上,在N型漂移区和N型电荷存储层之间引入一层P型埋层;通过P型埋层引入的附加PN结和电荷的电场调制作用,屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响,从而使器件获得高的击穿电压;同时由于P型埋层对N型电荷存储层的电场屏蔽作用,本发明可采用较高的N型电荷存储层掺杂浓度,从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布,从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。 |
申请公布号 |
CN102683402B |
申请公布日期 |
2015.08.19 |
申请号 |
CN201210123005.4 |
申请日期 |
2012.04.24 |
申请人 |
电子科技大学;东莞电子科技大学电子信息工程研究院 |
发明人 |
张金平;夏小军;王娜;李长安;张蒙;李泽宏;任敏;张波 |
分类号 |
H01L29/739(2006.01)I |
主分类号 |
H01L29/739(2006.01)I |
代理机构 |
电子科技大学专利中心 51203 |
代理人 |
葛启函 |
主权项 |
一种平面栅电荷存储型IGBT,包括P<sup>+</sup>集电极(12),位于P<sup>+</sup>集电极(12)背面的金属集电极(11),位于P<sup>+</sup>集电极(12)正面的N<sup>+</sup>电场阻止层(13),位于N<sup>+</sup>电场阻止层(13)表面的N<sup>‑</sup>漂移区(14),位于N<sup>‑</sup>漂移区(14)顶部中间的P型基区(20),位于P型基区(20)内部的两个N<sup>+</sup>接触区(19),位于P型基区(20)内部且位于两个N<sup>+</sup>接触区(19)之间的P<sup>+</sup>接触区(18),位于器件表面且与两个N<sup>+</sup>接触区(19)和P<sup>+</sup>接触区(18)接触的金属发射极(17),位于器件表面且与两个N<sup>+</sup>接触区(19)、P型基区(20)和N<sup>‑</sup>漂移区(14)均接触的栅极氧化层(15),位于栅极氧化层(15)表面的栅电极(16);金属发射极(17)与栅电极(16)之间相互绝缘;P型基区(20)与N<sup>‑</sup>漂移区(14)之间具有N型电荷存储层(21);其特征在于,所述平面栅电荷存储型IGBT还具有一层P型埋层(22),所述P型埋层(22)位于N型电荷存储层(21)与N<sup>‑</sup>漂移区(14)之间,并将N型电荷存储层(21)全部包围或部分包围;当P型埋层(22)全部包围N型电荷存储层(21)时,P型埋层(22)两端与栅极氧化层(15)相接触;当P型埋层(22)部分包围N型电荷存储层(21)时,P型埋层(22)两端与栅极氧化层(15)不相接触。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |