发明名称 嵌入式通用串列汇流排解决方案;EMBEDDED UNIVERSAL SERIAL BUS SOLUTIONS
摘要 本文描述嵌入式高速串列介面方法之技术。该方法包括在一对嵌入式高速串列介面资料线中的每一个资料线上发出单端一(SE1)信号,该SE1指示暂存器存取协定(RAP)讯息在SE1之后发生。该方法亦包括基于RAP讯息来存取嵌入式高速串列介面组件之暂存器。
申请公布号 TW201531861 申请公布日期 2015.08.16
申请号 TW104100739 申请日期 2015.01.09
申请人 英特尔公司 INTEL CORPORATION 发明人 陈辉铭 CHEN, HUIMIN;李 嘉骏 LEE, JIA JUN;斯瑞法斯塔瓦 阿密特K SRIVASTAVA, AMIT KUMAR;尤 鏛源 YEW, TEONG GUAN T. G.;麦基 提姆 MCKEE, TIM
分类号 G06F13/42(2006.01) 主分类号 G06F13/42(2006.01)
代理机构 代理人 恽轶群陈文郎
主权项
地址 美国 US