| 主权项 |
一种电压开关电路，包括：一输出电路，包括一第一PMOS晶体管，源极与衬底连接至一高电压源，漏极连接至该电压开关电路的反相输出端，栅极连接至该电压开关电路的输出端；以及，一第二PMOS晶体管，源极与衬底连接至该高电压源，漏极连接至该电压开关电路的输出端、栅极连接至该电压开关电路的反相输出端；一第一压降控制电路，包括一第三PMOS晶体管，衬底连接至该高电压源，源极连接至该反相输出端，漏极连接至一节点e，栅极连接至一参考电压源；以及，一第四PMOS晶体管，衬底连接至该高电压源，源极连接至该输出端，漏极连接至一节点f，栅极连接至该参考电压源；一第二压降控制电路，包括一第一NMOS晶体管、一第二NMOS晶体管、一第一偏压控制电路与一第二偏压控制电路；其中，该第一NMOS晶体管的漏极连接至该节点e与该第一偏压控制电路的控制端，栅极连接至该第一偏压控制电路的输出端，衬底与源极连接至一节点c；以及，该第二NMOS晶体管，漏极连接至该节点f以及该第二偏压控制电路的控制端，栅极连接至该第二偏压控制电路的输出端，衬底与源极连接至一节点d；一第三压降控制电路，包括一第三NMOS晶体管，漏极连接至该节点c、栅极连接至一逻辑电压源、衬底与源极连接至一节点a；以及，一第四NMOS晶体管，漏极连接至该节点d、栅极连接至该逻辑电压源、衬底与源极连接至一节点b；以及一输入电路，包括一第五NMOS晶体管，一第六NMOS晶体管，一第三偏压控制电路，与一第四偏压控制电路；其中，该第五NMOS晶体管，漏极连接至该节点a以及该第三偏压控制电路的输出端，栅极连接至该电压开关电路的输入端，衬底与源极连接至一接地端；以及，第六NMOS晶体管，漏极连接至该节点b以及该第四偏压控制电路的输出端，栅极连接至该电压开关电路的反相输入端，衬底与源极连接至该接地端。 |
