| 摘要 |
<p>본 발명은, 각 셀의 로직 함수를 정의하고 이진 변수들의 쌍에 대해 산출할 수 있는 차분 네트워크를 통합하고, 쌍들의 제 1 성분에 대한 로직 함수를 구현하는 셀의 제 1 네트워크 및 쌍들의 제 2 성분에 대한 상보형 로직에서 동작하는 듀얼 셀의 제 2 네트워크를 포함하는 메모리를 포함하는 셀을 구비하는 회로에 관한 것이다. 산출 단계는, 셀의 입력시에 변수가 기지의 상태에 놓이는 적어도 하나의 프리차지 페이즈 (41), 이에 후속하여 셀에 의해 산출이 이루어지는 평가 페이즈 (43) 를 포함한다. 입력 변수들을 전달하는 복수의 신호를 수신할 수 있는 각각의 셀에서 평가 페이즈 또는 프리차지 페이즈 이전에 가변 동기화 페이즈 (42, 44) 가 수행되고, 동기화는 가장 지연된 신호에 대해 수행된다. 본 발명은 차분 전력 분석 공격에 대항하여 이러한 유형의 회로를 보호하는데 이용될 수 있다.</p> |
