| 发明名称 | 具有静电放电（ESD）保护的半导体布置 | ||
| 摘要 | 本发明提供了一种或多种具有堆叠结构和静电放电(ESD)保护的半导体布置。半导体布置包括第一衬底、第二衬底、ESD焊盘、ESD器件及连接第一衬底和第二衬底的第一层间通孔。第一衬底包括第一PMOS器件和第一器件，而第二衬底包括第一NMOS器件和第二器件。可选地，第一衬底包括第一PMOS器件和第一NMOS器件，而第二衬底包括第一器件和第二器件。 | ||
| 申请公布号 | CN104821315A | 申请公布日期 | 2015.08.05 |
| 申请号 | CN201410507446.3 | 申请日期 | 2014.09.28 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 陈佳惠;马威宇;陈国基 |
| 分类号 | H01L27/02(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;李伟 |
| 主权项 | 一种半导体布置，包括：第一衬底，包括：第一PMOS器件；和第一NMOS器件；第二衬底，包括：第一器件；和第二器件；静电放电(ESD)焊盘，连接在所述第一器件和所述第二器件之间；以及第一层间通孔，连接所述第一衬底和所述第二衬底。 | ||
| 地址 | 中国台湾新竹 | ||