发明名称 デザインルールチェックシステム、方法、及びプログラム
摘要 プリント基板を流れる電磁ノイズの影響を考慮して、危険性の高いエラー箇所を特定できるようにするために、デザインルールチェックシステム(1)は、チェック対象となる基板のレイアウトパターンを取得するパターン情報取得部(11)と、レイアウトパターンに対してデザインルールチェックを行うデザインルールチェック部(12)と、レイアウトパターンに基づいて基板上のノイズ電流値の分布を算出する電流算出部(13)と、電流算出手段(13)により算出されデザインルールチェックにおける各エラー箇所に対応するノイズ電流値の大きさに応じて、デザインルールチェックの結果に重み付けをする重み付与部(14)と、重み付けに基づいて各エラー箇所の危険度を示す情報を生成するエラー情報生成部(15)とを備える。
申请公布号 JPWO2013140471(A1) 申请公布日期 2015.08.03
申请号 JP20140505810 申请日期 2012.10.18
申请人 日本電気株式会社 发明人 森下 健;石田 尚志
分类号 G06F17/50;H05K3/00 主分类号 G06F17/50
代理机构 代理人
主权项
地址