芯片及其测试模式保护电路和方法

摘要

本发明涉及一种芯片及其测试模式保护电路和方法。其中，保护电路包括：动态信号产生器，设置在芯片中，用于生成随机的第一动态信号，根据第一动态信号，生成第二动态信号；有效金属线，设置在芯片的划片槽中，用于将第一动态信号从芯片中延伸至划片槽，将由第一动态信号驱动的第三动态信号从划片槽反馈回芯片中；动态信号比较器，设置在芯片中，用于接收第二动态信号和第三动态信号，将第二动态信号与第三动态信号进行比较，生成测试模式控制信号；控制电路，设置在芯片中，用于根据测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号。本发明可以大大提高进入芯片的测试模式的难度，从而提升芯片的安全性。

主权项

一种芯片的测试模式保护电路，其特征在于，包括：动态信号产生器，设置在所述芯片中，用于生成随机的第一动态信号，根据所述第一动态信号，生成第二动态信号，其中，所述第一动态信号的位数为n，所述第二动态信号的位数为m，m和n为大于或等于2的自然数；有效金属线，设置在所述芯片的划片槽中，用于将所述第一动态信号从所述芯片中延伸至划片槽，将由所述第一动态信号驱动的第三动态信号从所述划片槽反馈回所述芯片中，其中，所述第三动态信号的位数为m；动态信号比较器，设置在所述芯片中，用于接收所述第二动态信号和所述第三动态信号，将所述第二动态信号与所述第三动态信号进行比较，生成测试模式控制信号；控制电路，设置在所述芯片中，用于根据所述测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得所述芯片根据所述内部测试模式使能信号确定是否进入测试模式。